UMC 設計實現(xiàn)平臺新增 Calibre 可靠性驗證和交互式客制化設計驗證功能

　　Mentor Graphics公司今天宣布，United Microelectronic Corporation (UMC) 正在為其客戶開發(fā)一套新的IC 可靠性參考流程。這一全新的流程是基于Calibre® PERC™可靠性驗證平臺而開發(fā)，可檢測細小的設計缺陷，如可能引起場內(nèi)(in-field)故障的靜電放電(ESD) 保護電路缺失，從而幫助客戶提高其IC 產(chǎn)品的長期可靠性。此解決方案包括由 UMC 和 Mentor Graphics 正在聯(lián)合開發(fā)的預先定義的檢查，目標客戶為采用UMC 28 nm工藝的所有共同客戶。UMC 預計將在今年年底首次推出其可靠性檢查。

　　此外，UMC 還在其設計實現(xiàn)平臺中新增了Calibre RealTime解決方案。UMC模擬結(jié)果指出，在客制化設計中采用Calibre RealTime來找出和解決物理驗證問題可以提高兩倍以上的生產(chǎn)效率。

　　Calibre RealTime可讓設計工程師在各自常使用的布局編輯軟件繪制電路布局圖時，以實時交互的方式查看驗證錯誤。由于此工具采用UMC 的標準簽核Calibre 設計套件，UMC 客戶也可實現(xiàn)UMC 所宣稱的相同的效率提升。

　　UMC 硅智財研發(fā)暨設計支持部處長林世欽表示：“電路可靠性檢查需要有特殊功能的工具。設計工程師需要自動化系統(tǒng)來識別諸如ESD保護電路等特定的電路結(jié)構(gòu)，并且能夠計算內(nèi)部電壓值，以確保電路中每個節(jié)點的電壓維持在限定范圍。與此同時，提高生產(chǎn)效率是UMC 內(nèi)部設計團隊和UMC 客戶一致努力的方向。藉由在設計實現(xiàn)平臺中加入Calibre® PERC™ 和Calibre RealTime工具，我們就能同時滿足這些需求。”

　　Calibre® PERC™ 解決方案提供了一項獨特的功能，可用來檢查物理布局和原理圖網(wǎng)表中的信息，這些信息包括各種組件的類型以及連接關系。這種邏輯驅(qū)動布局(LDL) 分析能力可確保所有設計，包括UMC IP 庫和客戶設計符合UMC ESD 和電氣過載(EOS) 設計規(guī)則。部分重要的 ESD/EOS 保護技術包括：

　　• 在所有必要位置驗證有無ESD 保護電路

　　• 確保從IO Pad 到電源/地Pad的ESD 路徑互連的電阻最小，且可以承受較大的人體放電模型(HBM) 的沖擊電流

　　• 檢查組件布局的ESD 二極管和電阻保護

　　• 檢查ESD MOS/二極管組件是否覆蓋了正確的標志層

　　• 確保保護電路組件正確連接至電源線，且電壓范圍正確

　　Calibre® PERC™產(chǎn)品與Calibre 平臺的其他產(chǎn)品協(xié)同運作，不僅能檢測到違反可靠性設計指導原則的情況，還能就電路連通性、拓撲、物理布局和設計規(guī)則提供全局的瀏覽環(huán)境，從而幫助設計工程師電路可靠性問題除錯。

　　Mentor Graphics 的Calibre 設計解決方案市場部資深處長Michael Buehler-Garcia 表示：“UMC 和Mentor 已合作開發(fā)出了一套自動化解決方案。利用該解決方案，設計工程師可以更輕松地確保實現(xiàn)一流的設計可靠性，同時顯著提升設計驗證效率。隨著汽車、醫(yī)療和其他市場對電子技術可靠性及設計開發(fā)周期的日益重視，將Calibre® PERC™和Calibre RealTime 并入到您的IC 設計工具箱將為您帶來顯著優(yōu)勢。”

　　UMC 計劃在未來各個制程的更新發(fā)布中增加更多的可靠性檢查。