高速四象限模擬乘法器AD834及其應用

模擬乘法器是現(xiàn)代信號處理系統(tǒng)的重要組成單元，它廣泛應用于鎖相環(huán)、混頻器、濾波器等信號處理電路中。ADI(模擬器件)公司生產(chǎn)的一種高速四象限模擬乘法器芯片AD834就是其中最具有代表性的產(chǎn)品。

AD834具有的800MHz的可用帶寬是此前所有模擬乘法器所無法相比的。在推出AD834之前，ADI公司已經(jīng)有了大約20年設計模擬乘法器的歷史，也推出過其他的模擬乘法器產(chǎn)品，如：AD734四象限模擬乘法器(帶寬僅為10MHz）、AD539二象限模擬乘法器(帶寬為60MHz)、AD534四象限模擬乘法器(帶寬為60MHz)等。

同時，AD834也是目前速度最快的四象限模擬乘法器芯片之一。它將所有電路集成于一塊芯片之中，使得AD834具有極高的速度。這一優(yōu)點使得AD834可以工作于UHF波段，廣泛地應用于混頻、倍頻、乘(除)法器、脈沖調(diào)制、功率控制、功率測試、視頻開關等領域。AD834獲得很高的速度，并不以犧牲精確度為代價。在乘法器工作模式中，其總的滿幅度誤差為0.5%。

ADI工程師的獨特設計使得AD834具有極低的信號失真（輸入端信號失真小于-60dB）、信號饋通（20MHz時的典型值為-65dB）和相位誤差（5MHz時的典型值為0.08o）；AD834模擬乘法器芯片有8引腳的DIP塑料封裝、SOIC封裝、陶瓷封裝等多種封裝形式，可以滿足不同應用的需求。

AD834的結構框圖如圖1所示。AD834的輸入為差分電壓輸入；而輸出為集電極開路的差分電流輸出。為了獲得相對于地的單端電壓輸出，必須在其外部增加電流-電壓變換電路。具體可以采用變壓器、傳輸線變壓器或者動態(tài)電路，如集成運算放大器等。

在X和Y端口輸入的電壓，經(jīng)過高速電壓-電流變換器變換為差分電流信號。兩個電流信號再分別通過X失真校正和Y失真校正，進入到乘法器的核單元，實現(xiàn)信號的相乘。該乘積信號通過電流放大器得到放大后，以集電極開路的差分電流形式輸出，即W1和W2。當輸入信號為V時，輸出電流為 mA。即：

輸入端的電壓為：

X=X1-X2

Y=Y1-Y2。

輸入端和輸出端之間的傳輸函數(shù)為：

；

如果輸入信號單位為伏特，則該傳輸函數(shù)也可以簡化為：

芯片各引腳功能說明

AD834芯片的引腳分布如圖1所示。該芯片總共有8根引腳：

·引腳1、2為信號Y的差分輸入腳，滿幅度輸入為±1V；

·引腳3、6為電源供電引腳，輸入電壓為±4～±9V，典型值為±5V；

·引腳4、5為信號W的差分輸出腳，滿幅度輸出為±4mA；

·引腳7、8為信號X的差分輸入腳，滿幅度輸入為±1V。

由于乘法器與雙平衡混頻器相比具有更好的線性，因此，在實際工作中，我們利用一塊AD834芯片來實現(xiàn)混頻器的功能，以期獲得較好的信號質(zhì)量?；祛l電路的原理圖如圖2所示。

圖中AD834的引腳1和2均與地相連。20～80MHz的中頻信號和260MHz 的本振信號經(jīng)過各自的濾波網(wǎng)絡(未畫出)后分別以單端輸入的形式輸入到AD834的兩個輸入信號端口Y1 、X2。選擇X2和Y1作為單端輸入的引腳是因為這兩個引腳離輸出端比較遠，選擇它們做輸入可以減小輸入信號到輸出端的耦合分量。AD834的輸入阻抗為25KΩ，在X2、Y1和地之間分別并聯(lián)上一個51Ω的去耦電阻，可以實現(xiàn)50Ω阻抗匹配。

電源采用經(jīng)過穩(wěn)壓后的正負6V供電。此12V電壓經(jīng)過50Ω電阻R3和5.1Ω電阻R4分壓后，實際在AD834的+VS和-VS間的壓降大約為11V。AD834要求輸出端W1和W2的靜態(tài)電壓略高于引腳+VS上的電壓，也就是說+VS上的去耦電阻R3應該大于W1和W2上的集電極負載電阻R5和R6。R3已經(jīng)取值為50Ω，R5和R6可以取一個比R3小一點的值，如49.9Ω。由于-VS靜態(tài)電流約為30mA，因此在引腳-VS與-6V之間串接一個5.1Ω的小電阻可以獲得大約150mV的壓降。這樣做的目的在于消除引腳電感以及去耦電容可能產(chǎn)生的寄生振蕩。該電路中采用傳輸線變壓器作為雙端到單端的變換器件。

RAM-8是Minicircuits公司生產(chǎn)的功放芯片。由于輸入不是標準的50Ω阻抗，因此在傳輸線變壓器和RAM-8之間，由R8、R9和R10構成一個阻抗匹配網(wǎng)絡。信號經(jīng)過RAM-8放大后從引腳3輸出。

該電路經(jīng)過實際測試，100MHz時X、Y端到W端的交流饋通分別達到-51和-53dB，優(yōu)于手冊上的典型值。應該注意的是：無論是交流饋通還是諧波失真，Y端的指標都要優(yōu)于X端。在我們的混頻應用中，3階組合頻率（fL+2fI）分量落在通帶之內(nèi)，為減小其影響，應該將中頻信號接在性能比較好的Y端，而將本振信號接在X端。經(jīng)過實際測試，當本振信號功率為0dBm、中頻信號功率為5dBm時，混頻后的輸出帶寬為60MHz的信號，3階組合頻率分量的抑制達到52 dB。如果進一步減小中頻信號功率，提高AD834工作點的線性程度，可以獲得更好的組合頻率抑制性能。

·如果將同一頻率的信號輸入給X端和Y端，即是實現(xiàn)倍頻。

·采用兩個AD834和一個寬帶運算放大器可以連接構成一個通用的乘/除法器。它具有如下的傳輸函數(shù)?！?/font>