<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > SoC測試的發(fā)展趨勢及挑戰(zhàn)

          SoC測試的發(fā)展趨勢及挑戰(zhàn)

          ——
          作者:安捷倫科技 楊廣宇 時間:2007-02-27 來源:半導(dǎo)體技術(shù) 收藏
          1 前言

          隨著半導(dǎo)體科技的進步,我們已經(jīng)可以把越來越多的電路設(shè)計在同一個芯片中,這里面可能包含有中央處理器(CPU)、嵌入式內(nèi)存(Embedded memory)、數(shù)字信號處理器(DSP)、數(shù)字功能模塊(Digital function)、模擬功能模塊(Analog function)、模擬數(shù)字轉(zhuǎn)換器(ADC, DAC)以及各種外圍配置(USB, MPEG,…)等等,這就是我們所說的(系統(tǒng)單芯片)技術(shù)。目前,很多具有中央處理器功能的消費性電子產(chǎn)品,如視頻轉(zhuǎn)換器(Set-top box)、移動電話(mobile phones)和個人數(shù)字助理(PDA)等等,都可稱之為芯片。這類產(chǎn)品不僅在市場上占有重要地位,且其銷售量還在不斷的增長當(dāng)中,已經(jīng)越來越成為消費性電子的主流產(chǎn)品。
            
          這類產(chǎn)品對成本與市場價格相當(dāng)敏感,因此,業(yè)者的競爭力便來自于誰能更好的控制成本。由于在一個芯片中集成了多種不同的功能模塊,技術(shù)的發(fā)展為降低這類消費性電子產(chǎn)品的成本提供了機會。與此同時,由于功能模塊的高度集成,SoC芯片的
          設(shè)計、制造和測試過程也變得更為復(fù)雜。
          降低測試成本一向是業(yè)者關(guān)注的焦點之一,而測試系統(tǒng)的選擇又是其中之重。安捷倫公司推出的93000 SoC測試系統(tǒng),完全以業(yè)者的需求為考量,適時解決了業(yè)者的相關(guān)難題,為業(yè)者提供了最為經(jīng)濟有效的測試方案。

          為使讀者進一步了解安捷倫93000 SoC測試系統(tǒng)所涵蓋的功能及原理,本文針對SoC芯片的測試需求,從93000 SoC系統(tǒng)的共時測試模式和混合信號測試功能進行了討論。

          2 SoC芯片的測試需求

          SoC芯片內(nèi)部非常復(fù)雜,研發(fā)制造的技術(shù)一直處于持續(xù)改進的狀態(tài)。同樣的,在測試上也遇到前所未有的難題。SoC芯片中:

          (1)晶體管的數(shù)目越來越多。

          (2)為了符合顧客的需求,芯片所提供的功能越來越多。

          (3)各個不同功能模塊運作的頻率往往不同。

          (4) 各功能模塊所使用的電壓也可能不同。

          (5)各功能模塊的測試原理也不相同。

          如何能有效進行SoC芯片的測試工作,是學(xué)術(shù)界、產(chǎn)業(yè)界與各個研究單位都在努力解決的問題。目前有一種方法,叫做內(nèi)置自檢(BIST, Build-In Self Test)。運用這種測試方法時,在芯片的設(shè)計階段,就必須把自檢測試的原理考慮進去,在制造芯片的電路中也必須要加入一些額外的自檢測試電路。測試時,只要給予芯片一些基本的信號,激活其自檢測試功能,通過芯片內(nèi)部的自檢測試電路,即可得知芯片的好壞狀況。這種方法的優(yōu)點是使得測試變得很簡單,只需負責(zé)激活芯片內(nèi)部的自檢測試功能,然后再把測試結(jié)果判讀出來就好了。但是,自檢測試也有其缺點。首先,制造時必須要加入額外的自檢測試電路,因此芯片的大小及成本會增加﹔其次,在目前的應(yīng)用中,只有內(nèi)存芯片的自檢測試功能比較成熟,測試的覆蓋率較高,其它方面的芯片自檢測試功能都還在研究階段,尚無法應(yīng)用在實際測試之中﹔第三,在從事錯誤分析的過程中,自檢測試所提供的結(jié)果有限,只能提供較少的信息來做分析。

          另一種方法是運用傳統(tǒng)的測試技術(shù)。由于SoC芯片的功能與應(yīng)用有相當(dāng)?shù)膹?fù)雜性和多變性,因此對測試系統(tǒng)所具有的能力也要求較高。測試設(shè)備本身必須要具備測試各種不同功能模塊的能力,包含對邏輯、模擬、內(nèi)存,高速或高頻電路的測試能力等等。同時測試系統(tǒng)最好是每個測試通道都有自己的獨立作業(yè)能力,避免采用資源共享的方式,以便能夠靈活運用在各種不同的測試功能上。
          芯片結(jié)構(gòu)的復(fù)雜化,測試內(nèi)容的多樣化,使得SoC芯片的測試成本有不降反升的趨勢,也使業(yè)者對測試系統(tǒng)的提出了更高的要求。安捷倫公司推出的93000 SoC測試系統(tǒng),以其獨到的設(shè)計、靈活的配置和完善的功能,達到了這一要求。

          3 共時測試(Concurrent Test)

          以往測試SoC芯片,大多是采用分模塊測試的方式,例如先測試數(shù)字部分的電路功能是否正常,然后測試內(nèi)存部分,接下來再測試模擬部分,依此類推。這種方式較簡單,直接從現(xiàn)有的各種測試經(jīng)驗轉(zhuǎn)移過來即可,不過卻會花上許多測試時間?,F(xiàn)在有一種新的測試技巧,就是同時針對不同的功能模塊同時來作測試,亦即所謂的共時測試,可大幅度的縮減測試SoC芯片所需的時間。此觀念其實不難,卻是SoC測試前所未有的突破,當(dāng)然這也需要其它多方面的配合,比如,在設(shè)計方面必須事先考慮到可測性設(shè)計(DFT),要能夠允許測試系統(tǒng)同時存取到芯片內(nèi)的不同模塊﹔此外,各個模塊之間的隔離要做好,使彼此的干擾問題減少;最后,測試系統(tǒng)要有相應(yīng)的功能,可以同時測試各種不同的功能模塊。

          Agilent 的93000 SoC測試系統(tǒng)以其強大、靈活的硬件配置,日臻完善的軟件系統(tǒng),為用戶提供了理想的集成測試環(huán)境,它的以下特性確保其全面支持SoC芯片的共時測試:

          ● 獨立的測試通道結(jié)構(gòu) 獨立的通道結(jié)構(gòu)可以使測試通道的各項直流和交流參數(shù)完全獨立,測試通道的動態(tài)分組具有最大的靈活性。因此,各個測試通道可以自由地組成測試端口。

          ● 運行模式的多樣性 系統(tǒng)的每一個測試通道都可以運行在多種模式下, 如功能測試、邊界掃描、BIST控制、APG、數(shù)據(jù)采樣等。

          ● 獨立的端口結(jié)構(gòu) 獨立的端口結(jié)構(gòu)可以使各個端口自由地運行在各自的電平、波形、周期、向量及其控制
          指令上。同時,其獨立結(jié)構(gòu)
          使得高、低端的測試通道混用成為可能,用戶可以更為靈活地選擇系統(tǒng)配置,降低測試設(shè)備的購置費用。

          ● 端口的同步功能 端口的同步功能既保證了端口間的時間精度,確保了相關(guān)端口間的相位同步,又允許獨立端口間的異步操作。

          ● 完善的軟件開發(fā)環(huán)境 93000 SoC的軟件系統(tǒng)SmarTest充分支持并行測試程序的開發(fā)、調(diào)試,能夠方便地將對各個功能模塊的測試結(jié)果集成顯示在同一窗口中。
          由此可見,Agilent的93000 SoC測試系統(tǒng)在軟、硬件上都可以充分支持SoC芯片的共時測試,為用戶縮短測試時間、提高測試效率提供了新的空間。同時,由于其獨立的端口結(jié)構(gòu),增強了系統(tǒng)配置的靈活性,為用戶提供了高效的配置方案。

          4 混合信號測試(Mixed-signal Testing)

          在計算機的世界之中,我們可以發(fā)現(xiàn)到處都是數(shù)字(digital)的影子。0與1的文字、二進制的表示,幾乎讓人處在一個絕對分明的虛幻世界里。然而在現(xiàn)實生活當(dāng)中,存在的卻多是模擬(analog)的信號,例如我們說話的聲音、看到的影像以及感受到的溫度。為了處理人類實際的需求,在芯片中除了數(shù)字功能之外,我們也往往可以看到模擬與數(shù)字信號同時并存,即所謂的混合信號。

          為了要測試芯片中的模擬電路是否正常,在測試系統(tǒng)中除了原本所具備數(shù)字方面的測試功能之外,通常還需要一些額外的選件。一般說來,波形發(fā)生器(Arbitrary Waveform Generator, AWG)、波形采樣器(Waveform Digitizer, WD)和時隙分析儀(Timing Interval Analyzer, TIA)是最常用到的。波形發(fā)生器可用來產(chǎn)生各種形式的模擬信號,如弦波、方波、復(fù)合頻率波形等,作為測試芯片時所需的輸入波形﹔波形采樣器則是用來擷取芯片所輸出的模擬信號,以便我們處理和分析輸出結(jié)果﹔而時隙分析儀則可以檢測輸出信號在時域(time domain)方面的特性,比如頻率、工作周期、波形上升時間和下降時間等等。

          舉例而言,如果要測試一個放大器或模擬數(shù)字轉(zhuǎn)換器(ADC),我們必須要使用波形發(fā)生器來產(chǎn)生模擬信號,輸入待測的芯片,以進行所需的測試。而針對數(shù)字模擬轉(zhuǎn)換器(DAC)的測試工作,則需要波形采樣器,以擷取其所產(chǎn)生的模擬信號來做分析、判斷。對于鎖相環(huán)電路(PLL, Phase Locked Loop)的測試,可以用時隙分析儀來量測其輸出的頻率、周期等。

          在混合信號的測試中,如何有效的區(qū)隔數(shù)字信號與模擬信號的互相干擾是非常重要的。由于共處在同一芯片中,這兩種不同特性的信號往往會互相干擾,因此必須要特別注意把模擬電路的供電電源與數(shù)字電路的供電電源分開來﹔同樣的,模擬電路的接地層,也要和數(shù)字電路的接地層分開,這樣測試出來的效果才會比較好。

          Agilent的93000 SoC測試系統(tǒng)針對不同的應(yīng)用,為用戶提供了多種不同的選件,以適應(yīng)用戶對速度、精度的不同需求。以下列出了其主要選件:

          High Resolution AWG (1 MSample/s 18-bit)
          High Speed AWG (128 MSample/s 12-bit)
          30M AWG(30 MSample/s 16-bit)
          Broadband High Speed AWG (500M Sample/s 12-bit)
          Ultra High Speed AWG (2.6 GSample/s 8-bit)
          4.1G AWG(4.1 Gsample/s 8-bit)
          High Resolution Digitizer (2M Sample/s 16-bit)
          20MHz Digitizer(5 MSample/s 16-bit)
          High Speed Digitizer (41M Sample/s 12-bit)
          Dual High Speed Sampler (1GHz input freq. 12-bit)
          Time Interval Analyzer (TIA)

          93000 SoC系統(tǒng)的這些選件,可以完成對于大多數(shù)應(yīng)用的測試,如音頻電路、視頻電路以及汽車電子等。用戶可根據(jù)自己的需求,靈活選擇模擬選件,使得整個系統(tǒng)的配置更為靈活。

          5 小結(jié)

          SoC技術(shù)的發(fā)展,大大提高了芯片結(jié)構(gòu)的集成度,對測試技術(shù)和測試系統(tǒng)也提出了更高的要求。提高測試效率,降低測試成本,是每個業(yè)者面臨的挑戰(zhàn)。Agilent的SoC 93000 系統(tǒng)為S
          oC芯片提供了完備的解決方案,本文在共時測試和混
          合信號測試方面進行了探討。


          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();