電子元件的引腳無鉛電鍍鍍層分析及減少錫毛刺的方法
——
加入技術交流群
在JEITA和歐盟的《限制有毒物質指令》(RoHS)與《報廢電子電氣設備指令》(WEEE)公布的最后期限之前實施一種高成本效益、可靠的無鉛(Pb)電鍍策略，已經(jīng)成為電子器件制造業(yè)在過去幾年中的夙愿。
對于大批量半導體器件供貨商(如安森美半導體)而言，主要的挑戰(zhàn)在于選擇一種成本效益高，并且不會產(chǎn)生可靠性問題的策略和工藝，實施與無鉛焊料的前向兼容以及與含鉛焊料的后向兼容。對現(xiàn)有的無鉛替代方案進行審查并權衡這些選擇之后，達致可行的策略。
五種外部鍍層分析
對現(xiàn)有資料進行研究，并通過與知名組織(如iNEMI和JEDEC)交流互動對電子產(chǎn)業(yè)進行評估，任何器件制造商均可從眾多無鉛鍍層解決方案中精選出若干方案。安森美半導體首先考慮了五種外部鍍層，每一種解決方案都有優(yōu)勢和劣勢。這五種外部鍍層包括：錫-銀(Sn-Ag)鍍層、錫-鉍(Sn-Bi)鍍層、錫-銅(Sn-Cu)鍍層、預鍍鎳-鈀-金(Ni-Pd-Au)引腳框架和純霧錫(Pure matte tin)鍍層。
Sn-Ag鍍層的錫含量約為3.5%，具有良好的可焊性和機械屬性。但是Sn-Ag鍍層容易產(chǎn)生錫毛刺，這是所有高錫含量替代方案的主要可靠性風險。由于材料成本較高，并且鍍浴(plating bath，電鍍溶液)控制程序復雜，Sn-Ag鍍層比較昂貴。從“總擁有成本”的角度考慮，Sn-Ag鍍層并不能作為一種完全可行的選擇。
自2000年以來， Sn-Bi作為引腳鍍層已在日本得到廣泛應用，因此人們開始對其密切關注。當鉍含量為3%時，Sn-Bi的熔點約為220℃，選擇該鍍層肯定可行。但是Sn-Bi 材料易碎，鍍層控制復雜，而且它會產(chǎn)生錫毛刺。關于鉍的真實毒性也有疑問，且含鉛焊料后向兼容性問題仍存在爭議。內部篩選實驗和研究確認了這些Sn-Bi問題的存在，所以這種鍍層只能作為臨時解決方案。
Sn-Cu鍍層可形成一種銅含量為0.7%的高強度低熔點合金，其熔點為227℃。此鍍層的價格相對低廉，且具有良好的可焊性。但是Sn-Cu容易產(chǎn)生錫毛刺，甚至合金成份的微小改變就會大大改變共晶溫度。由于精確控制鍍層成份困難，且Sn-Cu引腳加工與合金(Alloy)42引腳框架不兼容，所以該系統(tǒng)不能作為一種可行的解決方案。
預鍍的Ni-Pd和Ni-Pd-Au引腳框架作為無鉛焊接的一種可選方案，于1989年首先由德州儀器(TI)引進。其主要優(yōu)勢在于該技術適于商業(yè)應用，且封裝工藝得以簡化。但是對大批量產(chǎn)品應用而言，Ni-Pd-Au解決方案不具備優(yōu)勢，主要原因在于其成本較高，而且根據(jù)現(xiàn)有資料記錄，該方案存在可靠性問題。此外，鍍層在彎曲時會發(fā)生斷裂，而且在焊接、引線接合和成模時也存在問題。鈀和金成本高且難以預計，引腳框架的供貨商數(shù)量也有限，這些都是該方案的劣勢所在。由于此鍍層系統(tǒng)與Alloy 42引腳框架不兼容，其應用范圍進一步受限。因此，對于大批量生產(chǎn)線而言，這種解決方案不是一種可行的備選方案。
純霧錫是大批量半導體制造商鍍層應用的首選。其原因眾多：對于各種引腳框架而言，霧錫工藝不僅具有良好焊接特性，而且它是一種低成本解決方案，不存在Sn-Ag、Sn-Bi和Sn-Cu系統(tǒng)中的雙合金成份控制問題。
霧錫解決方案得以廣泛應用的另一個關鍵因素是其供應充足，此因素與上述技術密切相關。霧錫最重要的一個優(yōu)勢可能在于它可與含鉛焊料后向兼容。鑒于世界上很許多無鉛政策在執(zhí)行上存在延遲，這種后向兼容仍較為重要。
由于安森美半導體在特定應用中使用霧錫有很長的歷史，因此霧錫工藝解決方案已成為大多數(shù)需要無鉛外部鍍層的產(chǎn)品的首選。
降低鍍層毛刺的措施
上面討論了鍍層成份的選擇問題，現(xiàn)在我們將重點探討可降低風險的策略，方案必須可以有效地解決與該鍍層形成錫毛刺相關的可靠性問題。
研究表明，下列四種方案是減少錫毛刺產(chǎn)生的最可行解決方案：對霧錫鍍層進行退火，增加霧錫鍍層的厚度，在引腳鍍層中加入鎳阻擋層(barrier)，對錫鍍層進行回流。
就減少毛刺的問題而言，成本效益最高的方案是對鍍錫層進行退火。大量研究表明，在銅襯底上對錫鍍層進行退火可以大大減少毛刺的產(chǎn)生。具體操作方法是在溫度為150℃下，對錫鍍層進行一小時的退火。根據(jù)現(xiàn)有的資料記載，在鍍層操作完成后24小時內對錫鍍層進行退火較為有效。
從資料中我們可以清楚了解，盡管錫鍍層的最佳厚度尚不清楚，錫沉積越厚，越不容易產(chǎn)生毛刺。根據(jù)資料中提供的參考數(shù)據(jù)，安森美半導體方案中的錫鍍層仍將集中介于7.5至12.5微米之間。我們相信，該方案可以在不影響鍍層質量的前提下，減少毛刺，提高成本效益。
另一種被廣泛認可的減少毛刺方案是在鎳阻擋層上加入錫鍍層。然而，在鍍層上加入鎳會使許多產(chǎn)品的成本增加，在市場上失去價格競爭力。此外，眾所周知，盡管鎳阻擋層會使毛刺產(chǎn)生的時間增加，但這很大程度上取決于所使用的錫鍍浴類型。大家普遍認為，鎳之所以可以減少毛刺產(chǎn)生，原因在于它會對錫鍍層中的應力產(chǎn)生影響。
由于使用鍍鎳減少毛刺的產(chǎn)生取決于所使用的錫鍍浴，安森美半導體采用的對策側重于選擇基于甲基硫酸(MSA)的錫鍍層化學方法。MSA電鍍化學方法不僅可以控制錫鍍層中產(chǎn)生的應力，而且可以產(chǎn)生一種不易產(chǎn)生毛刺的鍍層。
另一種減少毛刺的方案是在錫熔點232℃以上進行錫回流，但是這種處理方法的有效性尚不清楚。因此，錫回流不能作為減少毛刺產(chǎn)生的工藝。但是，安森美半導體采用的方案包括了采用回流測試作為確定總體霧錫工藝有效性的方法。這種方法在很大程度上重復了最后的封裝工藝。
需要對所有含大量錫的鍍層進行持續(xù)測試和檢查，以確保毛刺的產(chǎn)生得以控制。用于錫毛刺評估的測試條件和檢查程序在過去幾年中發(fā)生了重大變化，可以將其看作是一個變化的目標。JEDEC和iNEMI的動議已經(jīng)帶動了越來越多的標準化工作，以確定進行上述評估所運用的方法。安森美半導體將嚴格遵守JEDEC標準JESD22A121中的建議。該標準不僅要求對特定的溫度循環(huán)、環(huán)境溫度/濕度儲存和高溫/高濕度存儲進行測試，還規(guī)定了所需的錫毛刺檢查程序。
除了監(jiān)測當前的電鍍化學方法外，還將在這些新近議定并得以標準化的JEDEC測試條件下進行實驗，以便將樣品組錫毛刺與下列屬性相比較。
1. 霧錫鍍層的厚度范圍為5至15微米；
2. 回流與不回流的比較；
3. 銅引腳框架與鍍銅Alloy 42引腳框架的比較；
4. 基于MSA的不同錫鍍浴化學成分。
到目前為止，安森美半導體已經(jīng)將其約95%的產(chǎn)品轉換為無鉛鍍層，并計劃在2005年底之前將所有器件中含鉛(Pb)的外部鍍層用無鉛鍍層取代。
評論