IC封裝設(shè)計(jì)極大影響信號(hào)完整性

IC器件的封裝不是一個(gè)在IC芯片和外部之間的透明連接，所有封裝都會(huì)影響IC的電性能。由于系統(tǒng)頻率和邊緣速率的增加，封裝影響變得更加重要。在兩種不同封裝中的同樣IC，具有兩種完全不同的性能特性。
這些電性能以寄生器件的形式出現(xiàn)，包括連線或引線之間的電容耦合、電感和電阻值。封裝的布局和結(jié)構(gòu)確定了寄生器件的值，這些值在IC整體性能上有重要影響。信號(hào)中由封裝導(dǎo)致的寄生參數(shù)的影響包括接地反彈和噪聲、傳播延遲、邊緣速率、頻率響應(yīng)和輸出引線時(shí)滯。
目前有朝著更小的CSP封裝發(fā)展的趨勢(shì)，例如DQFN封裝。其他封裝設(shè)計(jì)正在經(jīng)歷一個(gè)使用中的高潮，例如球柵陣列(BGA)。新的封裝設(shè)計(jì)能夠減少改變器件性能和信號(hào)形式的寄生效應(yīng)。這些有利的特性中，一部分是固有的，然而，其他特性是由于封裝設(shè)計(jì)上的新要求，例如尺寸減小。但是，新的封裝設(shè)計(jì)不一定能減少寄生效應(yīng)。同樣，兩個(gè)外部一樣的封裝，內(nèi)部可能不一樣，而且會(huì)有不同的寄生值。
改進(jìn)封裝信號(hào)性能的特性包括多重接地和電源引腳、短引線以及使引腳之間電容耦合最小的布局。多重接地和電源引腳減小了電感、減少了電流不足和接地反彈。更短的引線或者焊錫球減小了電感、電阻和引線長度，這些都減小了接地反彈。在GHz情況下，所有這些特性有助于減少連線中斷和傳輸線效應(yīng)的影響。所以，引線越短越好，例如在DQFN上的封裝焊接端子或者在倒裝芯片和BGA上的焊錫球。
DQFN封裝有更小的引線框架并且利用封裝焊接端子來代替外部引線，極大地降低了封裝連接線長度和相關(guān)寄生值。與TSSOP相比，DQFN封裝連線長度的減少大于50%。大部分DQFN封裝也有一個(gè)外露的管芯片，用來增加導(dǎo)熱率，改善IC性能及增加可靠性。
某些板上芯片(CoB)和倒裝芯片的布局可以改善IC信號(hào)性能，因?yàn)樗鼈內(nèi)サ袅舜蟛糠只蛉糠庋b，也就是去掉了大部分或全部寄生器件。然而，伴隨著這些技術(shù)，可能存在一些性能問題。在所有這些設(shè)計(jì)中，由于有引線框架片或BGA標(biāo)志，襯底可能不會(huì)很好地連接到VCC或地。可能存在的問題包括熱膨脹系數(shù)(CTE)問題以及不良的襯底連接。
BGA封裝使用襯底來代替引線框架，并且可以有效地改善性能。設(shè)計(jì)襯底板能夠改善封裝性能，并且利用器件布局和性能要求改進(jìn)結(jié)構(gòu)。能夠使襯底連接電源和接地的連線位置接近于芯片，以此來減少電感和電阻。設(shè)計(jì)數(shù)據(jù)和控制連線的位置，使得引腳到引腳的電容耦合以及連線長度的差異最小。
不是所有的BGA設(shè)計(jì)充分利用了襯底布局的潛力。成本、IC復(fù)雜性及IC性能要求因素決定了定制的或者更一般的襯底布局。但是，即使一般的BGA封裝也提供了超過引線框架封裝的某些優(yōu)勢(shì)。
與相等的引線封裝相比，BGA設(shè)計(jì)減少了寄生的引腳到引腳電容。因?yàn)锽GA襯底信號(hào)線的交叉部分遠(yuǎn)遠(yuǎn)小于引線交叉部分，所以引線間的電容耦合通常低于引線框架封裝的電容耦合。
仔細(xì)設(shè)計(jì)襯底布局也能夠完成減少寄生器件的封裝，并且寄生器件有著有限的分布范圍。與傳統(tǒng)的引線封裝相比，由于襯底生產(chǎn)工藝，BGA封裝可以有更高的來自輸出到接地平面的電容耦合。電鍍引線被用于電鍍襯底的線跡。如果這些引線不被去除，它們作為信號(hào)引線，會(huì)增加引線上的電容。
為了分析和說明封裝對(duì)芯片性能和信號(hào)行為的影響，對(duì)一個(gè)IC采用兩種不同的封裝類型進(jìn)行實(shí)驗(yàn)室評(píng)測(cè)。評(píng)測(cè)中用到了增強(qiáng)型體效應(yīng)收發(fā)器邏輯(GTLP)器件。GTLP有兩種結(jié)構(gòu)完全不同的類型： TSSOP和BGA。
在13個(gè)插槽的背板上對(duì)有114個(gè)焊球BGA封裝和56個(gè)引腳TSSOP封裝的GTLP進(jìn)行評(píng)測(cè)。GTLP技術(shù)是漏極開路的，并且要求一個(gè)到端電壓的上拉電阻。GTLP信號(hào)有一個(gè)典型的以1V為中心的1Vp-p的擺動(dòng)。1V的參考電壓設(shè)置了GTLP接收器的閾值開關(guān)點(diǎn)。
帶50W上拉電阻和1.5V終端電壓的終端卡與信號(hào)卡反面的背板末端連接。這形成了雙頭終端，允許所有13個(gè)插槽用于信號(hào)卡。
所有背板插槽被加載，驅(qū)動(dòng)器有四個(gè)輸出開關(guān)。驅(qū)動(dòng)器被放在第1個(gè)槽，接收器被放在第13個(gè)槽。開關(guān)頻率為66MHz和100MHz。測(cè)試結(jié)果表明，盡管GTLP在BGA和TSSOP封裝上有幾乎相同的性能，但是在波形上存在差異。
與TSSOP驅(qū)動(dòng)輸出相比，在BGA驅(qū)動(dòng)輸出信號(hào)VOL和VOH電平上的噪聲有較大的阻尼(見圖1)。在BGA接收器輸入信號(hào)上出現(xiàn)的噪聲紋波比TSSOP接收器輸入信號(hào)上的噪聲紋波有更低的頻率和幅度。在BGA接收器輸出信號(hào)上出現(xiàn)的噪聲比TSSOP接收器輸出信號(hào)上的噪聲紋波有更低的頻率和幅度。
與TSSOP驅(qū)動(dòng)輸出相比，在BGA驅(qū)動(dòng)輸出信號(hào)VOL電平上的噪聲有較大的阻尼和更低的頻率(見圖2)。在BGA接收器的輸入信號(hào)上出現(xiàn)的噪聲紋波比TSSOP接收器上的輸入有更低的頻率和幅度。波形的形式也不相同。在BGA接收器輸出上出現(xiàn)的噪聲比TSSOP接收器輸出上的噪聲有更低的頻率和幅度。
半導(dǎo)體廠商清楚地知道，更快的邊緣速率將在器件性能的封裝效應(yīng)上相應(yīng)地增加。為了向IC設(shè)計(jì)者提供在不同封裝設(shè)計(jì)中IC性能的精確信息，封裝建模技術(shù)和方法取得了快速進(jìn)步，并且在這一領(lǐng)域變得更加成熟。這將有助于通過優(yōu)化IC器件和封裝組合來減少性能差異。此外，這種認(rèn)識(shí)被用于開發(fā)更加先進(jìn)的定制模型，從而導(dǎo)致在所有條件下的IC和封裝組合更加精確地重現(xiàn)。
IC封裝在系統(tǒng)性能上的影響對(duì)器件性能和擴(kuò)展、系統(tǒng)特性有直接的作用。這些影響主要與波形有關(guān)。封裝效應(yīng)包括接地反彈和噪聲、時(shí)滯以及傳播延遲。更快的邊緣速率和更高的頻率使得封裝效應(yīng)變得更加顯著。
大部份最新的封裝設(shè)計(jì)改進(jìn)了信號(hào)特性。在某些方面，這些改進(jìn)是重大的。在這些信號(hào)性能的改進(jìn)中，一部分是由于設(shè)計(jì)創(chuàng)新，另一部分主要是封裝提高的作用，例如封裝尺寸的減小。然而，更新或者更小的封裝不一定能自動(dòng)地改善信號(hào)性能。不能假設(shè)來自不同廠商的兩個(gè)外表一樣的封裝會(huì)提供相同的性能?！?BR>