可編程模擬器件原理與開發(fā)
1 內(nèi)部結(jié)構(gòu)與基本原理
通用型可編程模擬器件主要包括現(xiàn)場可編程模擬陣列(FPAA)和在系統(tǒng)可編程模擬電路(ispPAC)兩大類。二者的基本結(jié)構(gòu)與可編程邏輯器件相似,主要包括可編程模擬單元(Configurable Analog Block,CAB)、可編程互連網(wǎng)絡(Programmable Interconnection Network)、配置邏輯(接口)、配置數(shù)據(jù)存儲器(Configuration Data Memory)、模擬I/O單元(或輸入單元、輸出單元)等幾大部分,如圖1所示。
模擬I/O單元等與器件引腳相連,負責對輸入、輸出信號進行驅(qū)動和偏置、配置邏輯通過串行、并行總線或在系統(tǒng)編程(ISP)方式,接收外部輸入的配置數(shù)據(jù)并存入配置數(shù)據(jù)存儲器;配置數(shù)據(jù)存儲器可以是移位寄存器、SRAM或者非易失的E2PROM、FLASH等,其容量可以數(shù)十位至數(shù)千位不等;可編程互連網(wǎng)絡是多輸入、多輸出的信號交換網(wǎng)絡,受配置數(shù)據(jù)控制,完成各CAB之間及其與模擬I/O單元之間的電路連接和信號傳遞;CAB是可編程模擬器件的基本單元,一般由運行放大器或跨導放大器配合外圍的可編程電容陣列、電阻陣列、開關(guān)陣列等共同構(gòu)成。各元件取值及相互間連接關(guān)系等均受配置數(shù)據(jù)控制,從而呈現(xiàn)不同的CAB功能組態(tài)和元件參數(shù)組合,以實現(xiàn)用戶所需的電路功能。CAB的性能及其功能組態(tài)和參數(shù)相合的數(shù)目,是決定可編程模擬器件功能強弱和應用范圍的主要因素。
數(shù)模混俁可編程器件可看作是可編程模擬器件的推廣形式。以SIDSA公司(www.sidsa.con/fipsoc)的FIPSOC系列(數(shù)模混合現(xiàn)場可編程片上系統(tǒng))為例,它既包含有模擬的可編程單元和互連網(wǎng)絡,又包含有由邏輯宏單元和開關(guān)矩組成的FPGA,還包含有A/D、D/A轉(zhuǎn)換器和用于配置與控制的嵌入式微處理器等要,可用于片上系統(tǒng)(SOC)的開發(fā)與實現(xiàn)。但其模擬部分的規(guī)模較小,主要面向數(shù)據(jù)采集、實時監(jiān)控等特定應用。
2 基本開發(fā)流程
可編程模擬器件開發(fā)的主要步驟依次為:(1)電路表達,即根據(jù)設計任務,結(jié)合所選用的可編程模擬器件的資源、結(jié)構(gòu)特點,初步確定設計方案;(2)分解與綜合,即對各功能模塊進行細化,并利用開發(fā)工具輸入或調(diào)用宏函數(shù)自動生成電原理圖;(3)布局布線,即確定各電路要素與器件資源之間的對應關(guān)系以及器件內(nèi)部的信號連接等??勺詣踊蚴謩油瓿?;(4)設計驗證,即對設計進行仿真(根據(jù)器件模型和輸入信號等,計算并顯示電路響應),以初步確定當前設計是否滿足功能和指標要求。如果不滿足,應返回上一步驟進行修改;(5)由開發(fā)工具自動生成當前設計的編程數(shù)據(jù)和文件;(6)器件編程,即將編程數(shù)據(jù)寫入器件內(nèi)部的配置數(shù)據(jù)存儲順。一般通過在線配置方式完成,也可利用通用編程器脫機編程;(7)電路實測,即利用儀器對配置后的器件及電路進行實際測試,詳細驗證其各項功能和指標。如果發(fā)現(xiàn)問題,還需返回前有關(guān)步驟加以修改和完善。可編緝模擬器件設計的基本流程圖如圖2所示。
該流程主要在微機上利用開發(fā)工具完成,基本可做到“所見即所得”。以往由于元件超差、接觸不良等實際因素造成的延誤和返工可基本消除,對設計者的要求也大大降低。
3 主流器件與核心技術(shù)
FAS公司(http://www.zetex.com)的TRAC系列現(xiàn)有TRAC020、TRAC020LH(微功耗版本)、ZXF36Lxx(模擬門陣列)等器件,采用電壓運行算技術(shù)一一以隨時間連續(xù)變化的模擬電壓為信號參量。其CAB由運放配置電阻、電容、多路模擬開關(guān)等組成,可編程互連網(wǎng)也主要利用模擬開關(guān)實現(xiàn)。利用配置數(shù)據(jù)控制多路模擬開發(fā)即可改變CAB的內(nèi)部連接(即功能組態(tài));改變一組按特定規(guī)律取值的同類元件(電阻或電容)之間的連接關(guān)系,獲得所需的等效元件取值;改變各CAB間的信號傳遞關(guān)系等。
該系列具有接近常規(guī)器件的優(yōu)良特性(如閉環(huán)帶寬可達12MHz),面向模擬計算的器件結(jié)構(gòu)和便于向ASIC移植的產(chǎn)品線。其CAB具有加(ADD)、取負(NEG)、對數(shù)(LOG)、反對數(shù)(ANT)、積分(AUX-def)、微分(AUX-int)等運行型功能組態(tài),設計得可根據(jù)設計目標的數(shù)字描述或信號流圖,利用開發(fā)工具以繪制框圖方式完成電路設計而無須考慮其內(nèi)部細節(jié)。缺點是可編程能力較強,器件內(nèi)部連接基本固定(參見圖3),僅能利用NIP(直通)和OFF(斷開)功能組態(tài)或外部連接線(Link)等加以改變;器件內(nèi)電阻等元件均取值固定,須外接RC元件來改變有關(guān)的電路參數(shù)。設計過程的自動化程度和電路的整體集成度也因而降低。
Lattice公司的ispPAC系列等采用跨導運算技術(shù),以模擬電流作為主要信號參量,以跨導運算放大器(OTA)取代電壓運算放大器,以基于OTA的有源元件取代部分無源元件。該類器件利用D/A轉(zhuǎn)換器按照配置數(shù)據(jù)改變OTA的偏置電流,從而改變其互導增益gm和電壓放大器增益Au,實現(xiàn)對CAB的配置和參數(shù)調(diào)整。由于在IC中易于改變且調(diào)整范圍較大,控制精確較高,因此該類器件的參數(shù)變化范圍和分辨率均可顯著提高。此外,該類器件還具有電流模電流共有的高速、低電壓、低功耗、寬
ispPAC系列包括PAC10、PAC20、PAC30等通用型器件和PAC80、PAC82等ISP濾波器。以PAC10為例(參見圖4),其可編程模擬單元(PAC Block)以兩個增益可配置(%26;#177;1~%26;#177;10)的跨導型儀表放大器作為輸入級,以運放、有源反饋元件(跨導放大器)和電容陣列(7個電容可組合出128種等效電容)等構(gòu)成輸出級,可實現(xiàn)放大、迭加、積分和濾波等功能且精度較高;其模擬布線池可靈活地配置器件內(nèi)部及其與引腳之間的連接關(guān)系;自校準單元可自動測量輸出失調(diào)并利用專用DAC加以補償;ISP接口支持在系統(tǒng)編程和數(shù)據(jù)保密。因此,ispPAC的電路性能與可編程能力俱佳。PAC20等還配有DAC和遲滯比較器,僅需單片便可構(gòu)成的監(jiān)控系統(tǒng)。
Anadigm公司(www.anadigm.com)的AN10E40器件則采用開關(guān)電容技術(shù)(同MOTOROLA原產(chǎn)的MPAA020),通過改變電容比或開關(guān)電容的時鐘頻率來配置電路參數(shù)。其內(nèi)部為典型的陣列式結(jié)構(gòu)(參見圖1),由CAB、模擬I/O單元和分布其間的布線資源及可編程時鐘資源等組成,信號帶寬約250kHz。其CAB由運放、電子開關(guān)和開關(guān)電容等組成(參見圖5),對信號來原、去向和各電容容量(均有256種選擇)等均可靈活配置??删幊虝r鐘資源則為各開關(guān)電容提供所需的時鐘頻率(共32種分頻比)和相位(每種頻率4種)。這樣,單個CAB即可實現(xiàn)整流器、放大器、可編程比較器和一階濾波器等信號調(diào)理功能;將多個CAB加以組合、連接,便可實現(xiàn)高階濾波器、脈寬調(diào)制器等更為復雜的電路。由于現(xiàn)有IC工藝可制造的電阻和電容范圍有很且誤差較大,而電容比的制造精度較高(<0.1%),因此該類器件的電路精度較高,可編程能力較強而制造成本較低,但信號帶寬較小,內(nèi)部噪聲較大。
此外,一旦低成本的可編程電流鏡或模擬乘法器研制成功,具備兼容數(shù)字IC工藝等多種優(yōu)勢的開關(guān)電流技術(shù)便可應用于可編程模擬器件,極大地降低其成本并提升其性能。
目前,可編程模擬器件已在數(shù)據(jù)采集、信號處理、僅器儀表、控制與監(jiān)測、人工神經(jīng)網(wǎng)絡、電路實驗等重要領(lǐng)域得到應用,其典型應用包括信號調(diào)理、模擬計算、中高頻應用、人工神經(jīng)網(wǎng)絡、電路進化設計(EHW)等。盡管可編程模擬器件問世不久,有關(guān)的技術(shù)與產(chǎn)品仍顯稚嫩,但其內(nèi)在的便利性和經(jīng)濟性以及作為其數(shù)字域?qū)锏目删幊踢壿嬈骷某晒?jīng)歷,都使我們有理由相信:在不遠的將不,可編程模擬器件的技術(shù)必將日益成熟,器件品種必將日益豐富,最終成為模擬電路設計和應用中的首選器件。
評論