采用高效LDO為亞微米CMOS負載供電
加入技術交流群
摘要： 論述數字IC的供電問題。
關鍵詞： 數字IC供電；LDO；LP38853
如今幾乎在每一件電子產品中，至少都有一塊數字IC。如手機、超聲儀器、服務器以及工業(yè)控制系統(tǒng)等產品中都帶有進行數據處理的數字IC。著名的摩爾定律昭示了mP、DSP、FPGA和ASIC等數字IC的發(fā)展趨勢：IC內集成的晶體管數量每兩年增長一倍。在過去的幾十年內，工藝的幾何尺寸從1000nm(20世紀80年代末)減小到600nm、130nm、90nm直到65nm，目前正在向45nm邁進，從而使半導體制造商能在相同的面積內集成更多的晶體管。更多的晶體管意味著在相同的空間中將獲得更多的功能或更好的性能，但任何事情都有利有弊。
數字IC的供電問題
隨著工藝幾何尺寸的縮小，在一塊芯片上集成更多的晶體管，以及更高的處理速度都將帶來更大的功耗。為了克服功耗增大帶來的問題，數字IC的核電壓被不斷降低。處理器的功耗可由下式給出：
PCONSUMED = cV2f + VILEAK
其中c是電容，V是核心電源電壓，f是頻率，ILEAK是泄漏電流。第一項cV2f 代表動態(tài)功耗，第二項VILEAK代表靜態(tài)功耗。由上面的公式可以看出，隨著處理器頻率的提高，降低核心電壓能補償或降低處理器功耗。
現在為降低功耗,需要提供更多的電源電壓為系統(tǒng)供電。幾年前，所采用的是標準的5V和3.3V電源電壓，由于核心電壓的降低，需要越來越多的電源電壓，現在我們能看到的電源電壓的種類有2.5V、1.8V、1.5V、1.2V和1V。這么多的電壓使得電源的開啟和關斷變得越來越重要。一些數字IC在數據表中要求或建議電源電壓必須在規(guī)定的時間內達到某一特定值，并且必須單調上升和/或追蹤I/O。如果不能滿足這些要求，不正確的電壓開啟和關斷將會導致出現栓鎖和可靠性問題。
數字IC的另一個顯著特點是負載電流是不斷變化的。處理低級別任務或處于待機/休眠模式時,數字IC需要消耗較小的功率，當需要處理大量數據時，數字IC則需要消耗更大的功率。當為這些處理器設計電源時，負載瞬態(tài)響應是一個重要的規(guī)格。負載瞬態(tài)響應是指電源的輸出電壓如何對負載電流的突變做出響應。數據表中通常會給出輸出電壓瞬態(tài)行為的典型波形。電壓過沖和下沖的幅度越小越好。
高效開關穩(wěn)壓器還是低噪線性穩(wěn)壓器？
前面已經確定了數字IC和處理器對于電源電壓的一些共同要求(更低的輸出電壓、正確的啟動、良好的瞬態(tài)響應)，現在來選擇是采用開關穩(wěn)壓器還是線性穩(wěn)壓器。當效率是最優(yōu)先的考慮時，應采用開關穩(wěn)壓器。開關穩(wěn)壓器能實現超過90％的效率(取決于元件選擇和工作條件)。
當低噪聲或縮短產品的上市時間是最優(yōu)先的考慮時，應采用線性穩(wěn)壓器。由于不是基于開關結構，線性穩(wěn)壓器是“更安靜”的電源。線性穩(wěn)壓器比開關穩(wěn)壓器更容易使用。因為不需要電感，所以其所需的外部元件較少，并且不需要復雜的計算來確定輸出濾波器元件的合理取值。低壓差線性穩(wěn)壓器(LDO)是一種比標準線性穩(wěn)壓器具有更低壓差的線性穩(wěn)壓器。
為什么要在數字IC中使用低輸入LDO?
低輸入LDO是為數字IC供電的優(yōu)秀解決方案。它們能提供相當低的輸出電壓、恰當的啟動以及良好的負載瞬態(tài)響應。低輸入LDO能提供低輸出電壓，并提高系統(tǒng)的效率。線性穩(wěn)壓器的效率可以采用下面的公式進行估算：
hLINEAR_REG = VOUT/VIN
其中VOUT是線性穩(wěn)壓器的輸出電壓，VIN是線性穩(wěn)壓器的輸入電壓。較低的數字IC核心電壓決定了輸出電壓(VOUT)。例如，一個將3.3V輸入轉換為1V輸出的標準線性穩(wěn)壓器的效率是30%(1V/3.3V)。
由上式可知，降低輸入電壓能提高效率。具有一個偏置電源的低輸入LDO，可以通過采用一個較低的VIN進行能量轉換和一個獨立的偏置電源為內部電路供電的方法來提高效率。 圖1顯示了一款低輸入、低輸出、低壓差的線性穩(wěn)壓器LP38853的內部框圖。IN引腳電壓被施加到內部N溝道傳輸FET來進行轉換，而BIAS引腳為內部電路供電。例如，1.5V輸入、3.3V偏置和1V輸出的效率為67%(1V/1.5V)，這比采用3.3V輸入時所達到的30%的效率有了很大提高。
圖1 帶有偏置電源的低輸入LDO LP38853-ADJ的內部框圖
當選擇LDO對數字IC進行供電時，諸如軟啟動和使能引腳等特性能確保正確的啟動。通過內部基準(參見圖1)控制VOUT的上升時間可以實現軟啟動功能,減小啟動時對輸出電容充電的電流浪涌?？梢酝ㄟ^一個電容來設定由應用和處理器所確定的軟啟動時間。
在具有數字IC的系統(tǒng)中，多電壓是一種常見的配置。ENABLE引腳提供了啟用或禁用每個穩(wěn)壓器的方法，這樣就不會出現栓鎖或過量電流泄放的情況。圖2顯示了一種采用低輸入LDO對數字IC供電的典型電路，該電路采用電源序列發(fā)生器LM3880來確保正確的啟動。LM3880能控制多個穩(wěn)壓器的EN引腳，按適當的次序提供核心和I/O電壓。
圖2 采用LM3880三路序列發(fā)生器的典型電源啟動電路
低輸入LDO還能提供良好的負載瞬態(tài)響應。當評估相似的產品時，應檢查測試條件，以確保比較的合理性。增大輸出電容會極大地影響負載瞬態(tài)響應。大輸出電容會減小由負載瞬變引起的電壓過沖/下沖的幅度。圖3顯示了低輸入LDO LP38853在采用兩個不同的輸出電容時的負載瞬態(tài)響應情況。電壓過沖/下沖的幅度越小越好。
采用低輸入LDO為數字IC供電
數字IC工藝的幾何尺寸不斷縮小的趨勢使設計工程師面臨功耗的挑戰(zhàn)。當選擇一款穩(wěn)壓器時，應考慮功耗的增加、核心電源電壓的降低，以及多電源等因素。當易用性和上市時間是最優(yōu)先的考慮時，低輸入線性穩(wěn)壓器是電源的理想選擇。最新的LDO能進行從低輸入到低輸出的轉換從而提高效率，具有確保在多電壓系統(tǒng)中正確啟動的特性，以及出色的負載瞬態(tài)性能。
參考文獻：
1. http://www.national.com/pf/LP/LP38853.html
2. http://www.national.com/pf/LM/LM3880.html
評論