ATmega103單片機(jī)在跳頻系統(tǒng)數(shù)字信號處理中的應(yīng)用

　　摘要：文中介紹了ATMEL公司的高性能AVR單片機(jī)ATmega103的主要性能特點(diǎn)，給出了ATmega103在FH跳頻系統(tǒng)數(shù)字信號處理模塊中的應(yīng)用方法，詳細(xì)介紹了片內(nèi)同步串口SPI的使用技巧，同時(shí)給出了SPI的通信應(yīng)用程序。

    關(guān)鍵詞：單片機(jī)；跳頻；SPI；數(shù)字信號處理；ATmega103

　?。粒裕恚澹纾幔保埃?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/單片機(jī)">單片機(jī)是ＡＴＭＥＬ公司推出的精簡指令集（ＲＩＳＣ）ＡＶＲ（ＡＤＶＡＮＣＥ ＲＩＳＣ）系列單片機(jī)產(chǎn)品，這是一種增強(qiáng)型ＲＩＳＣ結(jié)構(gòu)，采用了ＣＭＯＳ技術(shù)的８位微控制器該結(jié)構(gòu)能有效支持高級語言以及密集度極大的匯編器代碼程序。

　　跳頻系統(tǒng)（ＦＨ）是指載波頻率按某種跳頻圖案（跳頻序列）在很寬的頻帶范圍內(nèi)跳變的通信系統(tǒng)，由于該系統(tǒng)具有抗干擾、抗多徑和抗衰落性等能力，故在軍用和民用領(lǐng)域都得到了廣泛的應(yīng)用。本系統(tǒng)方案中，信號處理模塊主要完成跳頻模式（ＦＨ）下有關(guān)數(shù)字信號的處理，包括話音編解碼、話音組織及與同步有關(guān)的操作等，這些技術(shù)目前是跳頻系統(tǒng)的關(guān)鍵技術(shù)之一。

　　本文介紹ＡＴｍｅｇａ１０３單片機(jī)的特點(diǎn)及其在ＦＨ系統(tǒng)數(shù)字信號處理模塊中的使用方法，同時(shí)詳細(xì)介紹ＳＰＩ(Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ)的特點(diǎn)和應(yīng)用。

１?。粒裕恚澹纾幔保埃硢纹瑱C(jī)概述

　?。粒裕恚澹纾幔保埃呈腔冢粒郑?ＲＩＳＣ結(jié)構(gòu)的８－ｂｉｔ低功耗ＣＭＯＳ微處理器，它吸取了ＰＩＣ系列及８０５１系列單片機(jī)的優(yōu)點(diǎn)，并作了重大改進(jìn)，其特點(diǎn)如下：

　　●供電電壓為２．７～６Ｖ，主頻最高可達(dá)１２ＭＨｚ；

　　●具有１２０條指令，大多數(shù)指令執(zhí)行時(shí)間為單個(gè)時(shí)鐘周期；

　　●帶有１２８ｋ字節(jié)片內(nèi)可下載的Ｆｌａｓｈ存儲器（ＳＰＩ串行下載１０００次壽命）和４ｋ字節(jié)的片內(nèi)ＲＡＭ以及４ｋ字節(jié)的片內(nèi)ＥＥＰＲＯＭ；

　　●有３２條可編程Ｉ／Ｏ線、８條輸入線和８條輸出線；

　　●具有３２個(gè)８位通用寄存器；

　　●內(nèi)含２個(gè)８位定時(shí)器和１個(gè)１６位定時(shí)器；

　　●帶有可編程串行ＵＡＲＴ＋ＳＰＩ接口；

　　●具有內(nèi)部中斷源和８個(gè)外部中斷源；

　　●帶有８通道１０位Ａ／Ｄ轉(zhuǎn)換器、片內(nèi)模擬比較器以及看門狗等電路；

　　●可在線編程。

    ＡＴｍｅｇａ１０３因其上述特點(diǎn)使其成為一種適合于多功能、快速，且具有高度靈活性和高性價(jià)比的微控制器。

２　跳頻信號處理對單片機(jī)的要求

　　跳頻信號處理模塊是ＦＨ電臺的關(guān)鍵部分之一，主要用于完成電臺的同步及有關(guān)數(shù)據(jù)處理組織等任務(wù)。單片機(jī)是該模塊的核心，模塊的許多功能都是在單片機(jī)的直接或間接參與下完成的。綜合考慮，單片機(jī)在該模塊中的作用大致如下：

　?。ǎ保┩瓿纱罅繑?shù)據(jù)交換，因?yàn)殡娕_在工作時(shí)需要接收或傳送大量其它單片機(jī)以及模塊內(nèi)部的有關(guān)參數(shù)數(shù)據(jù)；

　?。ǎ玻┩瓿煽焖賹?shí)時(shí)處理功能，因?yàn)槟K對許多信息要求立即處理，例如ＴＯＤ（Ｔｉｍｅ ｏｆ Ｄａｙ）信息、話音數(shù)據(jù)、實(shí)時(shí)工作頻率計(jì)算等。

　?。ǎ常┯糜跀?shù)據(jù)交換，包括單片機(jī)接口、ＴＯＤ、同步信息、控制狀態(tài)參數(shù)數(shù)據(jù)接口等。

　?。ǎ矗┩瓿纱罅窟\(yùn)算。一般電臺在ＦＨ工作方式時(shí)，每跳都需要計(jì)算ＴＯＤ、工作頻率、接收或發(fā)送數(shù)據(jù)的重新組織。

　?。ǎ担┩ㄟ^足夠的Ｉ／Ｏ口來提供多種控制狀態(tài)線，以供電臺及模塊內(nèi)部使用。

　?。ǎ叮┩ㄟ^片內(nèi)大量數(shù)據(jù)來存儲區(qū)存取運(yùn)算過程中產(chǎn)生的大量中間數(shù)據(jù)。

３　設(shè)計(jì)思路

　　根據(jù)電臺ＦＨ信號處理模塊對單片機(jī)的要求，如果選用８９Ｃ５Ｘ系列單片機(jī)，不但在實(shí)現(xiàn)功能上比較困難（如運(yùn)算速度、Ｉ／Ｏ口數(shù)量等），而且所需的外圍擴(kuò)展電路也必須增加（如ＲＡＭ，通信口等）。而選用ＡＴｍｅｇａ１０３單片機(jī)則能較好地滿足設(shè)計(jì)要求，因此，本設(shè)計(jì)選用ＡＴｍｅｇａ１０３單片機(jī)來實(shí)現(xiàn)信號處理模塊的功能。圖１所示是其硬件原理圖。

　　此外，在實(shí)際使用中，還需注意軟件設(shè)計(jì)。為了便于調(diào)試、維護(hù)及功能擴(kuò)展，該系統(tǒng)采用模塊化程序設(shè)計(jì)方案；而且考慮到軟件的可靠性，還增加了容錯(cuò)和冗余設(shè)計(jì)；同時(shí)，針對數(shù)據(jù)接口多的特點(diǎn)，程序中還設(shè)計(jì)了簡明、通用性的接口通信協(xié)議。

４?。粒簦恚澹纾幔保埃车模樱校稍冢疲戎械膽?yīng)用

　　由上述描述可知，ＳＰＩ在設(shè)計(jì)中占有重要的地位，模塊內(nèi)部的主要控制和數(shù)據(jù)交換都由其完成，下面詳細(xì)介紹ＳＰＩ在模塊中的設(shè)計(jì)方法。

４．１ ＳＰＩ的工作原理

　?。粒裕恚澹纾幔保埃澈屯庠O(shè)之間可通過ＳＰＩ進(jìn)行高速同步數(shù)據(jù)傳輸。主從ＣＰＵ的ＳＰＩ連接見圖２所示。其中，ＳＣＫ為主機(jī)的時(shí)鐘輸出和從機(jī)的時(shí)鐘輸入。把數(shù)據(jù)寫入主機(jī)ＳＰＩ數(shù)據(jù)寄存器的操作將啟動ＳＰＩ時(shí)鐘產(chǎn)生器，此時(shí)，數(shù)據(jù)將從主機(jī)的ＭＯＳＩ移出，并從從機(jī)的ＭＯＳＩ移入，移完一個(gè)字節(jié)后，ＳＰＩ時(shí)鐘停止，并設(shè)置發(fā)送結(jié)束標(biāo)志。此時(shí)如果ＳＰＣＲ的ＳＰＩＥ（ＳＰＩ中斷使能）置位，則引發(fā)中斷。選擇某器件為從機(jī)時(shí)，可將從機(jī)選擇輸入端ＳＳ拉低。主從機(jī)的移位寄存器可以看成是一個(gè)分布式的１６ 位循環(huán)移位寄存器。當(dāng)數(shù)據(jù)從主機(jī)移向從機(jī)的同時(shí)，數(shù)據(jù)也將從從機(jī)移向主機(jī)，從而在移位過程中實(shí)現(xiàn)主從機(jī)的數(shù)據(jù)交換。

　?。樱校傻闹饕拇嫫靼刂萍拇嫫鳎樱校茫?、狀態(tài)寄存器ＳＰＳＲ、數(shù)據(jù)寄存器ＳＰＤＲ。其中ＳＰＣＲ用于設(shè)置ＳＰＩ的中斷使能、數(shù)據(jù)傳輸順序、主從機(jī)選擇、時(shí)鐘相位和時(shí)鐘速率等；ＳＰＳＲ為ＳＰＩ中斷標(biāo)志，用于標(biāo)志寫沖突。ＳＰＤＲ寄存器用于在寄存器文件和ＳＰＩ移位寄存器之間傳遞數(shù)據(jù)。寫該寄存器時(shí)，將先對數(shù)據(jù)傳送進(jìn)行初始化，讀該寄存器時(shí)，讀到的將是移位寄存器接收緩沖區(qū)的值。

４．２ ＳＰＩ的程序設(shè)計(jì)

　　在該ＦＨ信號處理模塊中，單片機(jī)通過ＳＰＩ與ＦＰＧＡ交換數(shù)據(jù)。ＦＰＧＡ選用Ｘｉｎｌｉｘ公司的ＸＣＶ１００。下面具體介紹幾個(gè)主要的子程序：

（１）ＳＰＩ的初始化

　　程序在復(fù)位時(shí)，通常都要對ＳＰＩ口進(jìn)行初始化。單片機(jī)設(shè)置若為主機(jī)。ＳＰＩ的數(shù)據(jù)順序?yàn)椋蹋樱拢煹臀唬犜谇?。ＳＣＫ時(shí)鐘空閑時(shí)為低電平，在ＳＣＫ的下降沿采樣數(shù)據(jù)；時(shí)鐘為系統(tǒng)時(shí)鐘的１／１２８。那么，具體的初始化程序如下：

ｒｅｓｅｔ:ｌｄｉ ｒｘ,＄０

ｏｕｔ ｓｐｓｒ,ｒｘ ;清ＳＰＩ中斷標(biāo)志，寫沖突標(biāo)志

ｌｄｉ ｒｘ,＄０ｆ７;

ｏｕｔ ｓｐｃｒ, ｒｘ ;設(shè)置ＳＰＩ的傳輸參數(shù)

（２） ＳＰＩ的發(fā)送程序

　　單片機(jī)每次需要把１０ｂｙｔｅ的相關(guān)碼送給ＦＰＧＡ，因此應(yīng)將ＳＲＡＭ區(qū)的＄０９ｃ２－＄０９ｄｆ段設(shè)定為ＳＰＩ的數(shù)據(jù)緩沖區(qū)，然后由ＳＰＩ從該緩沖區(qū)中取數(shù)據(jù)直到發(fā)送完畢。ＳＰＩ的發(fā)送函數(shù)如下：

ｓｐｉ_ｓｅｎｄ:ｌｄｉ ｘｈ,＄９

ｌｄｉ ｘｌ,＄０ｃ２;

ｓｔｓ ｓｐｉｆｉｆｏｏ,ｘｌ ;將ＳＰＩ緩沖區(qū)的輸出地址設(shè)為＄ｃ２

ｌｄｉ ｒｙ, １０ ;將１０ｂｙｔｅ相關(guān)碼存入＄９ｃ２開始的地址

ｓ６７_２: ｌｄ ｒｘ, ｙ＋ ;ｙ為相關(guān)碼存放的地址

ｓｔ ｘ＋, ｒｘ

ｓ６７_３: ｄｅｃ ｒｙ

ｂｒｎｅ ｓ６７_２

ｓｔｓ ｓｐｉｆｉｆｏｉ,ｘｌ ;將ＳＰＩ緩沖區(qū)的輸入地址存入ｓｐｉｆｉｆｏｉ

ｌｄｉ ｒｘ,＄０ａａ ;將發(fā)相關(guān)碼的標(biāo)志＄ａａ通過ＳＰＩ

ｏｕｔ ｓｐｄｒ,ｒｘ ;送給ＦＰＧＡ

ｓｅｉ ;開中斷

ｒｅｔ

（３） ＳＰＩ的中斷程序

　　每次ＳＰＩ發(fā)送完一字節(jié)，都要產(chǎn)生一個(gè)中斷，以使程序跳轉(zhuǎn)到ＳＰＩ的中斷程序。由于ＳＰＩ主從機(jī)的移位寄存器可以看成是一個(gè)分布式的１６ 位循環(huán)移位寄存器，而且在當(dāng)數(shù)據(jù)從主機(jī)移向從機(jī)的同時(shí)，數(shù)據(jù)也從從機(jī)移向主機(jī)，故在中斷程序中，應(yīng)首先判斷ＳＰＤＲ中的數(shù)據(jù)是否是需要接收的數(shù)據(jù)（相關(guān)值），然后判斷ＳＰＩ緩沖區(qū)中的數(shù)據(jù)（相關(guān)碼）是否發(fā)完，如沒有，則繼續(xù)發(fā)送，直到發(fā)完為止。具體程序如下：

ｓｐｉ_ｉｎｔ:ｐｕｓｈ ｘｌ ;保存寄存器的值

ｐｕｓｈ ｘｈ

ｉｎ ｘｌ,ｓｒｅｇ

ｐｕｓｈ ｘｌ

ｌｄｓ ｘｌ, ｒｃｏｒｍａｒｋ ;判斷是否為有效數(shù)據(jù)，“０”為有效

ｂｒｎｅ ｓｐｉ_２ 不等于０，跳

ｉｎ ｘｌ, ｓｐｄｒ

ｓｔｓ ｉｎｃｏｒｂｕｆ, ｘｌ ;將相關(guān)值存入ｉｎｃｏｒｂｕｆ

ｓｐｉ_２: ｌｄｓ ｘｌ, ｓｐｉｆｉｆｏｏ ;比較緩沖區(qū)的輸入，輸出指針

ｌｄｓ ｓｐｒｘ, ｓｐｉｆｉｆｏｉ

ｃｐ ｘｌ. ｓｐｒｘ ;

ｂｒｅｑ ｓｐｉｅｎｄ ;相等，則數(shù)據(jù)發(fā)完，跳

ｌｄｉ ｘｈ,＄９ ;不等，則取下一個(gè)字節(jié)送入ｓｐｄｒ

ｌｄ ｓｐｒｘ, ｘ＋

ｏｕｔ ｓｐｄｒ, ｓｐｒｘ

ｃｐｉ ｘｌ, ＄０ｅ０ ;調(diào)整ｓｐｉｆｉｆｏｏ指針

ｂｒｌｏ ｓｐｉ_０ ;未超過緩沖區(qū)范圍，跳

ｌｄｉ ｘｌ, ＄０ｃ２ ;超過，將緩沖區(qū)開始地

址給ｓｐｉｆｉｆｏｏ

ｓｐｉ_０: ｓｔｓ ｓｐｉｆｉｆｏｏ,ｘｌ;

ｓｐｉｅｎｄ:ｐｏｐ ｘｌ

ｏｕｔ ｓｒｅｇ,ｘｌ

ｐｏｐ ｘｈ

ｐｏｐ ｘｌ

ｒｅｔｉ

５　結(jié)束語

　　本設(shè)計(jì)方案已通過軟硬件調(diào)試，結(jié)果表明：ＡＴ-ｍｅｇａ１０３單片機(jī)較８９Ｃ５Ｘ系列單片機(jī)在資源和功能上都有很大的提高，不但控制更加簡單、靈活，而且能夠節(jié)省不少外圍電路，因此具有成本和體積上的優(yōu)勢，可完全滿足跳頻信號處理模塊的功能要求。