CADENCE公布新的RF技術簡化納米級無線設備芯片的設計

　　Cadence設計系統公司宣布推出Virtuoso Passive Component Designer，這是一種面向電感、變壓器和傳輸線設計、分析與建模的完整流程。這種新技術讓模擬與RF設計師能夠輕易掌握無源元件的設計，迅速開發(fā)出復雜的無線SoC和RFIC。Virtuoso Passive Component Designer從感應系數、Q值和頻率等設計規(guī)范開始，幫助設計師為他們的特定應用和工藝技術自動生成最適宜的感應器件，實現更高的性能和更小的面積。內置的精確3D全波解算器用于檢驗生成的器件，不再需要專門的電感特征化，并減少了設計周轉時間。

　　Virtuoso Passive Component Designer是為90和65納米工藝節(jié)點而優(yōu)化的，支持高級設計規(guī)則和CMP約束，如Dummy金屬填料和打孔。除了支持多種形狀的電感和變壓器尺寸，設計團隊還可以自己定制工藝尺寸或使用參數化單元或Pcell直觀形象地或手動地進行調整。

　　“電感和變壓器是我們高頻集成電路中的至關重要的元件。他們對于芯片面積和性能有著極大的影響，”Renesas Technology公司設計技術部總經理Hisaharu Miwa說?！拔覀兊哪繕耸窃诔跗谠O計階段就考慮到電感和變壓器的影響，從而提高設計效率。我們使用Virtuoso Passive Component Designer是因為它能夠解決這些問題。因為它是集成到Virtuoso定制設計平臺中的，并且有著精確的內置電磁解算器，Virtuoso Passive Component Designer提供了易用的方法進行建模和生成PDK組件”

　　Virtuoso Passive Component Designer非常容易使用，不需要電磁專業(yè)技術。輸出的是完整的工藝設計工具包組件，有符號、原理圖、版圖和仿真模型。內置的建模功能將S參數文件轉化為物理集總元件模型，隨時可用Virtuoso Spectre Circuit Simulator XL進行RF分析。這種新的Cadence技術還有快速而精確的耦合分析能力，能夠讓設計師優(yōu)化電感應和變壓器在版圖中布局，實現更小的芯片面積和更高的成品率。

　　“自從采用了Cadence RF設計方法學錦囊，并開始使用Virtuoso Passive Component Designer無源元件設計器對我們的感應器和變壓器進行進行精確合成和建模，我們的VCO設計的頻率精確度立刻從提高了0.9-1.9%，”Epoch Microelectronics公司聯合創(chuàng)始人兼副總裁Aleksander Dec博士說?！皩irtuoso Passive Component Designer中詳盡的電感模型與QRC提取的精確RLCK提取視圖結合，能夠實現精確的全芯片簽收。使得時間和成本大為節(jié)省?！?/P>

　　Virtuoso Passive Component Designer被緊密集成到 Cadence® Virtuoso® 定制設計平臺中。該新技術是Virtuoso多模式仿真(Virtuoso Multi-Mode Simulation)技術的一個組成部分，也是按照相同的靈活的許可證方式。

　　“手機和便攜設備的進化為模擬和RFIC設計師帶來了巨大的挑戰(zhàn)，”Virtuoso定制IC研發(fā)部副總裁Srinivas Raman說。“越來越多復雜的模擬和RF電路需要被裝填到同樣又小又輕的手持設備中，同時又要讓他們的成本和耗電量控制到1990年代的單波段設備相同的級別。使用Virtuoso多模仿真( Multi-Mode Simulation)，模擬和RF設計團隊可以迅速設計出精確的無源元件，滿足設計規(guī)范，比那種預先設計的通用型(one-size-fits-all)器件能夠實現更低的耗電量和更小的面積?！?/P>