Berkeley Design:IC設(shè)計需要高效軟件

與前面兩家公司不同，Berkeley Design是一家只有四年多歷史的公司，公司以提升模擬/射頻和混合信號IC的設(shè)計面市時間為主要奮斗目標(biāo)，提供精確電路分析技術(shù)服務(wù)，內(nèi)容涉及模擬和RF電路仿真、應(yīng)用數(shù)學(xué)、先進(jìn)數(shù)字分析技術(shù)和設(shè)備建模等。公司主要的優(yōu)勢是可以縮短消費(fèi)電子領(lǐng)域客戶的設(shè)計面市的時間。
數(shù)字技術(shù)在電子產(chǎn)品中得到了廣闊的應(yīng)用，數(shù)字技術(shù)的發(fā)展帶來的結(jié)果不是模擬技術(shù)的減少而是增加。數(shù)字采用的不過是新的技術(shù)，而模擬采用的則是全部的技術(shù)，現(xiàn)在模擬技術(shù)采用的技術(shù)已經(jīng)幾乎與數(shù)字完全相同。消費(fèi)電子的發(fā)展有兩大趨勢，一是內(nèi)存的增加速度越來越快，另一個是模擬電源技術(shù)的增多，供電量增加電源管理難度也隨之加大。不僅如此，模擬和RF電路在半導(dǎo)體元件中變得越來越普及，復(fù)雜時鐘和IO也更加重要，模擬IP則是隨處可見。因此，如何應(yīng)對模擬電路快速在IC中增加是個問題，解決這個問題更多的依靠軟件的支持。
 
 
目前，對模擬電路分析主要采用傳統(tǒng)的SPICE，而對數(shù)字電路則流行Digital FastSPICE，但兩種方法都存在很難同時高速且高效地同時支持?jǐn)?shù)字和模擬信號分析的尷尬。正是看到這樣一個局勢，Berkeley Design開發(fā)出Precision Circuit Analysis軟件，實(shí)現(xiàn)對模擬和數(shù)字混合信號的高速與高效分析，可以有效地將仿真時間縮短到原來的1/10甚至更短。該軟件包括Analog FastSPICE、RF FastSPICE和PLL Noise Analyzer等功能，適合于絕大多數(shù)混合信號的仿真與開發(fā)分析。該類軟件特別適合消費(fèi)電子、電信與網(wǎng)絡(luò)應(yīng)用，目前已經(jīng)可以支持45nm芯片設(shè)計。正如該公司CEO所說：“我們的工具縮短了電路驗(yàn)證與芯片測定之間不斷增加的差別?！?