意法半導體通過CMP為科研機構和設計公司提供45納米互補金屬氧化物半導體制造工藝

　　意法半導體和CMP (Circuits Multi Projects ®) 宣布，通過CMP提供的硅中介服務，大學、科研院所和公司可以使用意法半導體的45納米互補金屬氧化物半導體(CMOS)制造工藝進行原型設計。這項消息在巴黎舉行的CMP用戶年會上發(fā)布，會中集結了采用CMP多項目晶片服務的大學院校、科研機構或私營企業(yè)的代表。通過CMP的服務，他們可以委托芯片廠商小批量制造幾十個到幾千個的先進集成電路。

　　45納米CMOS工藝的推出，是延續(xù)ST與CMP授權大學使用上一代65納米和90納米CMOS制造技術的成功合作。例如，目前已有100多家大學(歐洲大學占60%，美國和亞洲大學占40%)接受了ST的65納米體效應互補金屬氧化物半導體(Bulk CMOS)制造技術的設計規(guī)則和設計工具。在CMP年會上，ST和CMP還宣布，CMP提供給大學的制造技術組合中增加了ST的 CMOS 65納米絕緣層上硅(SOI)制造技術。同一芯片，如果設計在SOI襯底上，其性能遠遠高于且(或)功耗遠遠低于在大塊硅襯底上的設計。此外，SOI技術具有更高的抗輻射性，這使得它的應用范圍更廣，例如，SOI技術更適合航天航空應用。

　　據CMP總監(jiān)Bernard Courtois介紹，近幾年采用CMOS技術制造的產品的數量出現明顯增幅。例如，采用90納米CMOS設計的電路總數在2007年增幅接近100%，2007年總共有91個電路設計采用了90納米CMOS，2006年為57個，2005年為32個，大多數知名大學都準備在設計項目中運用65納米技術。

　　“這是一個非常令人興奮的項目，很好地反映了我們與教育界和研究團體的密切關系。大學生和研究人員能夠使用最先進的技術是非常重要的，通過與CMP合作，二十年來我們始終在為學術界提供最先進的技術，”意法半導體前工序技術制造部大學關系及外聯主管Patrick Cogez表示，“確保大學能夠使用我們最先進的技術，還有利于我們吸引最優(yōu)秀的青年工程師加盟ST，這是我們保持技術領導者的長遠目標的一部分。”