優(yōu)化布局布線技術(shù)提升硅片利用率
——
優(yōu)化布局布線技術(shù)提升硅片利用率 | ||
自動(dòng)布局布線(APR)是目前普遍采用的芯片后端設(shè)計(jì)方法。工程師使用EDA工具環(huán)境,快速、自動(dòng)地完成邏輯門的放置和門間電路的連接。但正是這種方法的自動(dòng)性導(dǎo)致了半隨機(jī)的門布局,使得芯片設(shè)計(jì)的硅片利用率在40% ~ 50%,在門與門之間,有很多硅片面積并未被有效使用。同時(shí),半隨機(jī)門布局不能保證門與門之間的緊湊性,因此也會(huì)造成門間電路的連接長度過長,帶來不必要的線路功率消耗。 語音分組芯片供應(yīng)商Octasic公司采用了特殊的優(yōu)化布局布線(OPR)方法,對APR的結(jié)果進(jìn)行調(diào)配,生成規(guī)則而緊湊的門布局,可以使芯片設(shè)計(jì)的硅片利用率達(dá)到80% ~ 90%,門間的電路連線長度由此大大縮短,而這又使得邏輯門由于所驅(qū)動(dòng)的線路變短而可以將尺寸進(jìn)一步減小。采用OPR技術(shù)能夠使芯片產(chǎn)品達(dá)到更高的密度,減少了在硅片上的占用面積,從而降低了芯片設(shè)計(jì)的流片成本。 |
評論