產(chǎn)綜研聯(lián)合東京大學(xué)研制出采用強(qiáng)電介質(zhì)NAND閃存單元
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
日本產(chǎn)業(yè)技術(shù)綜合研究所（產(chǎn)綜研）與東京大學(xué)，聯(lián)合研制出了采用強(qiáng)電介質(zhì)柵極電場(chǎng)效應(yīng)晶體管（Ferroelectric gate field-effect transistor：FeFET）的NAND閃存存儲(chǔ)單元?？刹翆?億次以上，寫入電壓為6V以下。而此前的NAND閃存存儲(chǔ)單元只能擦寫1萬次，且寫入電壓為20V。以往的NAND閃存只能微細(xì)化到30nm左右，而此次的存儲(chǔ)單元技術(shù)還可以支持將來的20nm和10nm工藝技術(shù)。
此次，通過調(diào)整p型Si底板溝道中所注入雜質(zhì)的條件，使NAND閃存單元達(dá)到了最佳閾值。利用脈沖激光蒸鍍法在該底板上制成約10nm的高電介質(zhì)Hf-Al-O薄膜和約400nm的強(qiáng)電介質(zhì)SrBi2Ta2O9薄膜后，再形成約200nm的金屬Pt薄膜。利用光刻技術(shù)，形成柵極、源極、漏極等底板的各電極，并制成具有金屬-強(qiáng)電介質(zhì)-絕緣體-半導(dǎo)體（MFIS）柵極層疊結(jié)構(gòu)的n溝道型FeFET。
以FeFET為存儲(chǔ)單元，構(gòu)成了與現(xiàn)有NAND閃存相同的陣列（Fe-NAND閃存），并研究了可進(jìn)行數(shù)據(jù)寫入、全部刪除及讀取的電壓加載條件。加載不同脈沖幅的寫入及
還分別研究了數(shù)據(jù)寫入后、刪除后及干擾寫入后的數(shù)據(jù)保存特性，結(jié)果表明該FeFET有望實(shí)現(xiàn)10年的數(shù)據(jù)保存期。分別加載1億次10μs、6V的寫入及刪除電壓脈沖以研究FeFET的閾值電壓變化。加載1億次脈沖后，閾值電壓未出現(xiàn)大幅變化，從而證明其具有1億次以上的耐擦寫能力。由于該Fe-NAND閃存中不存在浮遊柵，因此鄰接存儲(chǔ)單元間不會(huì)產(chǎn)生容量耦合噪音。綜合以上試驗(yàn)結(jié)果，得出30nm工藝以后的20nm及10nm工藝的高集成非易失性存儲(chǔ)器能夠?qū)崿F(xiàn)的結(jié)論。
今后將進(jìn)一步開發(fā)FeFET微細(xì)化和集成化技術(shù)。另外，還將著手從事Fe-NAND閃存陣列的電路設(shè)計(jì)和制作，用以驗(yàn)證FeFET的工作狀態(tài)。
評(píng)論