基于最佳接收的UART的設(shè)計與實現(xiàn)

　　4 綜合與測試

　　UART設(shè)計完成后，采用Altera公司 的開發(fā)軟件QuartusII綜合實現(xiàn)，器件選用Cyclone系列的FPGA——EP1C12Q240C8。整個UART占用了120個FPGA的邏輯單元(LE，Logic Element)?？梢哉f所耗邏輯資源非常小，而且使用方便，適合工程使用。

　　為了測試這個UART的IP的工作穩(wěn)定度，采用串口助手以各種速率不間斷發(fā)送數(shù)據(jù)流給UART進(jìn)行接收測試并回發(fā)，在每次長達(dá)15分鐘的不間斷接收并回發(fā)數(shù)據(jù)的測試過程中，UART的通信錯誤是0。在性能上，比以前設(shè)計的UART(基于單次采樣而不是基于最佳接收)大為提高，而消耗的邏輯資源基本一致。目前這個基于最佳接收的UART的IP已經(jīng)在本研究所的FPGA產(chǎn)品中推廣，獲得一致好評。

　　參考文獻(xiàn)

1 繆眾林，丁克忠.帶硬件地址識別的UART IP的設(shè)計和實現(xiàn).電子技術(shù)應(yīng)用，2004；30(6)
2 李群芳，黃 建.單片微型計算機(jī)與接口技術(shù).北京：電子工業(yè)出版社，2001
3 樊昌信.通信原理(第5版).北京：國防工業(yè)出版社，2001
4 Bernard Sklar.Digital Commun-ications Fundamentals and Applications(Second Edition).Beijing：Publishing House of Electronics Industry，2002
5 Cyclone_device_handbook.Altera Corp，2003，10