臺積電推出設(shè)計(jì)參考流程9.0版 可支持40nm制程

　　臺積電公司日前宣布推出最新的設(shè)計(jì)參考流程9.0版，能夠進(jìn)一步降低40nm制程芯片設(shè)計(jì)的挑戰(zhàn)，提升芯片設(shè)計(jì)精確度，并提高生產(chǎn)良率。設(shè)計(jì)參考流程9.0版是由臺積電與合作伙伴開發(fā)完成，是臺積電近日揭示的開放創(chuàng)新平臺（Open Innovation Platform）中相當(dāng)重要的構(gòu)成要素之一。

　　開放創(chuàng)新平臺由臺積電為其客戶以及設(shè)計(jì)生態(tài)系統(tǒng)伙伴所建構(gòu)，可以提早上市時(shí)程、提升投資效益以及減少資源浪費(fèi)，并建構(gòu)在可以協(xié)助客戶完成芯片設(shè)計(jì)的IP以及設(shè)計(jì)生態(tài)系統(tǒng)介面的基礎(chǔ)之上。

　　設(shè)計(jì)參考流程9.0版針對使用包括40nm在內(nèi)的臺積電先進(jìn)制程所可能面臨的全新設(shè)計(jì)挑戰(zhàn)，提供直覺式半世代支援，另外，除了以共通公路格式（CPF）為基礎(chǔ)的設(shè)計(jì)參考流程之外，也提供支援以統(tǒng)一功率格式（UPF）為基礎(chǔ)的全新低耗電自動(dòng)化設(shè)計(jì)參考流程、新的以統(tǒng)計(jì)分析資料為依據(jù)的設(shè)計(jì)功能以及層階架構(gòu)可制造性設(shè)計(jì)功能。

　　臺積電設(shè)計(jì)參考流程9.0版也已經(jīng)通過本公司提供給設(shè)計(jì)生態(tài)環(huán)境合作伙伴的AAA-主動(dòng)精確保證機(jī)制（Active Accuracy Assurance Initiative）標(biāo)準(zhǔn)的驗(yàn)證。設(shè)計(jì)參考流程9.0版本著眼于使用上的便利性，并提供芯片設(shè)計(jì)人員經(jīng)過驗(yàn)證的設(shè)計(jì)工具參考以及設(shè)計(jì)參考流程，確保芯片設(shè)計(jì)從規(guī)格制定到投片生產(chǎn)都能有正確的依循。

　　臺積電設(shè)計(jì)建構(gòu)行銷處資深處長莊少特表示，目前已經(jīng)有許多客戶開始采用臺積電公司最先進(jìn)的40nm制程技術(shù)進(jìn)行下一代產(chǎn)品設(shè)計(jì)，因此有需要設(shè)計(jì)參考流程。透過與設(shè)計(jì)自動(dòng)化工具以及其他設(shè)計(jì)生態(tài)環(huán)境合作伙伴先期以及密切的合作，臺積電成功推出了設(shè)計(jì)參考流程9.0版。透過臺積電經(jīng)過實(shí)際制程驗(yàn)證的設(shè)計(jì)生態(tài)環(huán)境，芯片設(shè)計(jì)人員可以充分利用臺積電公司最先進(jìn)制程所提供的種種優(yōu)勢。