影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討

　　總結(jié)：提高工作頻率的本質(zhì)就是要減少寄存器到寄存器的時(shí)延，最有效的方法就是 避免出現(xiàn)大的組合邏輯，也就是要盡量去滿(mǎn)足四輸入的條件，減少LUT級(jí)聯(lián)的數(shù)量。我們 可以通過(guò)加約束、流水、切割狀態(tài)的方法提高工作頻率。

　　在FPGA中進(jìn)行時(shí)鐘設(shè)計(jì)時(shí)也要注意一下幾點(diǎn)：

　　   1. 一個(gè)模塊盡量只用一個(gè)時(shí)鐘，這里的一個(gè)模塊是指一個(gè)module或者是一個(gè)entity。在多時(shí)鐘域的設(shè)計(jì)中涉及到跨時(shí)鐘域的設(shè)計(jì)中最好有專(zhuān)門(mén)一個(gè)模塊做時(shí)鐘域的隔 離。這樣做可以讓綜合器綜合出更優(yōu)的結(jié)果。

　　   2. 除非是低功耗設(shè)計(jì)，不然不要用門(mén)控時(shí)鐘--這會(huì)增加設(shè)計(jì)的不穩(wěn)定性，在要用到門(mén)控時(shí)鐘的地方，也要將門(mén)控信號(hào)用時(shí)鐘的下降沿 打一拍再輸出與時(shí)鐘相與。

　　   3. 禁止用計(jì)數(shù)器分頻后的信號(hào)做其它模塊的時(shí)鐘，而要用改成時(shí)鐘使能的方式，否則這種時(shí)鐘滿(mǎn)天飛的方式對(duì)設(shè)計(jì)的可靠性極為不利，也大大增加了靜態(tài)時(shí)序分析的復(fù)雜性。

　　1.4 不同時(shí)鐘域之間的同步

　　當(dāng)一個(gè)設(shè)計(jì)中的兩個(gè)模塊分別用的是兩個(gè)工作時(shí)鐘，那么在它們的接口處就工作在異步模式，這時(shí)為了保證數(shù)據(jù)能正確的處理那么就要對(duì)兩個(gè)模塊進(jìn)行同步。

　　這里的不同的時(shí)鐘域通常是以下的兩種情況：

　　1、 兩個(gè)時(shí)鐘的頻率不同；

　　2、 雖然兩個(gè)時(shí)鐘的頻率相同，但是它們是兩個(gè)獨(dú)立的時(shí)鐘，其相位沒(méi)有任何關(guān)系。
分別如下兩個(gè)圖所示：

圖10 兩個(gè)時(shí)鐘的頻率完全不同

圖11兩個(gè)時(shí)鐘的頻率相同，但相位不相關(guān)

　　兩個(gè)時(shí)鐘域之間傳輸?shù)臄?shù)據(jù)根據(jù)不同的位寬通常采用不同的同步的方法。

　　1、單bit之間的同步且發(fā)送的每個(gè)pulse至少有1個(gè)周期寬度的情況

　　這類(lèi)同步主要是用于一些控制信號(hào)自己的同步。通常的采用方法就是輸出數(shù)據(jù)在接收的模塊中利用兩個(gè)觸發(fā)器采用系統(tǒng)時(shí)鐘打兩拍，如下圖12所示。對(duì)于這種同步需要說(shuō)明以下幾點(diǎn)。

圖12 一位同步器設(shè)計(jì)

　?。?）圖12中的同步電路其實(shí)叫"一位同步器",它只能用來(lái)對(duì)一位異步信號(hào)進(jìn)行同步,而且這個(gè)信號(hào)的寬度必須大于本級(jí)時(shí)鐘的脈沖寬度,否則有可能根本采不到這個(gè)異步信號(hào)。

　?。?）為什么圖一中的同步電路只能用來(lái)對(duì)一位異步信號(hào)進(jìn)行同步呢? （a）當(dāng)有兩個(gè)或更多的異步信號(hào)(控制或地址)同時(shí)進(jìn)入本時(shí)域來(lái)控制本時(shí)域的電路時(shí),如果這些信號(hào)分別都用圖12中的同步電路來(lái)同步就會(huì)出現(xiàn)問(wèn)題,由于連線(xiàn)延遲或其他延遲使兩個(gè)或更多的異步信號(hào)(控制或地址)之間產(chǎn)生了skew,那么這個(gè)skew經(jīng)過(guò)圖12的同步器同步進(jìn)入本時(shí)域后,會(huì)產(chǎn)生很大的skew 或產(chǎn)生競(jìng)爭(zhēng),導(dǎo)致本時(shí)域電路出錯(cuò)。

　　出現(xiàn)的問(wèn)題如下圖13所示：

圖13 同步多個(gè)控制信號(hào)時(shí)出錯(cuò)

　　（b）如果是異步數(shù)據(jù)總線(xiàn)要進(jìn)入本時(shí)域,同樣不能用圖12的電路,因?yàn)閿?shù)據(jù)的變化是很隨機(jī)的,其0的寬度或1的寬度和本時(shí)域時(shí)鐘脈沖無(wú)關(guān),所以圖12的電路可能會(huì)采不到正確數(shù)據(jù)。

　?。?）注意，第二個(gè)觸發(fā)器并不是避免“亞穩(wěn)態(tài)的發(fā)生”，確切的說(shuō)，該電路能夠防止亞穩(wěn)態(tài)的傳播。也就是說(shuō)，一旦第一個(gè)觸發(fā)器發(fā)生了亞穩(wěn)態(tài)（可能性存在），由于有了第二個(gè)觸發(fā)器，亞穩(wěn)態(tài)不會(huì)傳播到第二個(gè)觸發(fā)器以后的電路中去。

　?。?）第一級(jí)觸發(fā)器發(fā)生了亞穩(wěn)態(tài)，需要一個(gè)恢復(fù)時(shí)間來(lái)穩(wěn)定下來(lái)，或者叫退出亞穩(wěn)態(tài)。當(dāng)恢復(fù)時(shí)間加上第二級(jí)觸發(fā)器的建立時(shí)間（更精確的，還要減去clock skew）小于等于時(shí)鐘周期的時(shí)候（這個(gè)條件還是很容易滿(mǎn)足的，一般要求兩級(jí)觸發(fā)器盡量接近，中間沒(méi)有任何組合邏輯，時(shí)鐘的skew較?。?，第二級(jí)觸發(fā)器就可以穩(wěn)定的采樣，得到穩(wěn)定的確定的數(shù)據(jù)了，防止了亞穩(wěn)態(tài)的傳播。

　?。?）FF2是采樣了FF1的輸出，當(dāng)然是FF1輸出什么，F(xiàn)F2就輸出什么。僅僅延遲了1個(gè)周期。注意，亞穩(wěn)態(tài)之所以叫做亞穩(wěn)態(tài)，是指一旦FF1進(jìn)入，其輸出電平不定，可能正確也可能錯(cuò)誤。所以必須說(shuō)明的是，雖然這種方法可以防止亞穩(wěn)態(tài)的傳播，但是并不能保證兩級(jí)觸發(fā)器之后的數(shù)據(jù)是正確的，因此，這種電路都有一定數(shù)量的錯(cuò)誤電平數(shù)據(jù)，所以，僅適用于少量對(duì)于錯(cuò)誤不敏感的地方。對(duì)于敏感的電路，可以采用雙口RAM或FIFO。

　　2 輸入pulse有可能小于一個(gè)時(shí)鐘周期寬度情況下的同步電路

　　對(duì)2的情況通常采用如下圖14的反饋電路。該電路的分析如下：假設(shè)輸入的數(shù)據(jù)是高電平，那么由于第一個(gè)觸發(fā)器FF1是高電平清零，所有輸出也是高電平，采用正確。如果輸入是第電平那么被FF1被強(qiáng)制清零，這個(gè)時(shí)候輸出位零。這樣就保證了輸出的正確性。

圖14輸入pulse有可能小于一個(gè)時(shí)鐘周期寬度情況下的同步電路

　　對(duì)于要控制多個(gè)信號(hào)的情況可以參考詳細(xì)的分析：www.fpga.com.cn中的設(shè)計(jì)異步多時(shí)鐘系統(tǒng)的綜合以及描述技巧.pdf。