測(cè)試測(cè)量技術(shù)發(fā)展趨勢(shì)

　　趨勢(shì)二：多核/并行測(cè)試帶來(lái)機(jī)遇和挑戰(zhàn)

　　多核時(shí)代的來(lái)臨已成為不可避免的發(fā)展趨勢(shì)，雙核乃至八核的商用PC現(xiàn)在已隨處可見(jiàn)。得益于PC架構(gòu)的軟件定義的儀器，用戶(hù)可以在第一時(shí)間享受到多核處理器為自動(dòng)化測(cè)試應(yīng)用帶來(lái)的巨大性能提升。

　　要充分發(fā)揮多核的性能優(yōu)勢(shì)，就必須創(chuàng)建多線(xiàn)程的應(yīng)用程序，例如我們可以將自動(dòng)化測(cè)試程序的數(shù)據(jù)采集、數(shù)據(jù)分析、數(shù)據(jù)記錄乃至用戶(hù)界面部分創(chuàng)建不同的線(xiàn)程，從而分配到不同的核上來(lái)并行運(yùn)行。不過(guò)，這種并行的開(kāi)發(fā)理念使得習(xí)慣于傳統(tǒng)串行開(kāi)發(fā)方式的工程師難以適應(yīng)，尤其是當(dāng)核的數(shù)目越來(lái)越多……

　　挑戰(zhàn)和機(jī)遇往往是并存的，作為圖形化語(yǔ)言的代表，LabVIEW在設(shè)計(jì)當(dāng)初就考慮到了并行處理的需求，從LabVIEW 5.0開(kāi)始支持多線(xiàn)程到現(xiàn)在已有10多年的歷史。通過(guò)自動(dòng)的程序多線(xiàn)程化(見(jiàn)圖2)，開(kāi)發(fā)人員可以無(wú)需考慮底層的實(shí)現(xiàn)機(jī)制，就可以高效地享用多核技術(shù)所帶來(lái)的益處。

　　無(wú)論是歐南天文臺(tái)極大望遠(yuǎn)鏡高達(dá)2700萬(wàn)次乘加運(yùn)算的鏡面控制，到Tokamak核聚變裝置的實(shí)時(shí)處理運(yùn)算，還是NASA的飛機(jī)安全性測(cè)試和TORC汽車(chē)控制快速原型設(shè)計(jì)，LabVIEW多核技術(shù)都為這些應(yīng)用帶來(lái)了巨大的性能和吞吐量的提升，隨著多核技術(shù)的進(jìn)一步發(fā)展，提升的幅度將更為可觀。

　　趨勢(shì)三：基于FPGA的自定義儀器將更為流行

　　隨著設(shè)計(jì)和測(cè)試的要求越來(lái)越高，F(xiàn)PGA(現(xiàn)場(chǎng)可編程門(mén)陣列)技術(shù)正逐漸被引入到最新的模塊化儀器中，這也就是我們所說(shuō)的基于FPGA的自定義儀器。

　　FPGA的高性能和可重復(fù)配置特性一直是硬件設(shè)計(jì)工程師們的最?lèi)?ài)，而對(duì)于測(cè)試工程師而言，又何嘗不想擁有硬件級(jí)的確定性和并行性呢?像諸如實(shí)時(shí)系統(tǒng)仿真、高速內(nèi)存測(cè)試等應(yīng)用都需要用到FPGA來(lái)確保響應(yīng)的實(shí)時(shí)性和高速的數(shù)據(jù)流入和流出，F(xiàn)PGA的IP核更可以為工程師植入自主知識(shí)產(chǎn)權(quán)的算法提供契機(jī)。然而，苦于對(duì)硬件設(shè)計(jì)知識(shí)的缺乏和對(duì)VHDL或Verilog語(yǔ)言編程的恐懼，許多測(cè)試工程師對(duì)于FPGA技術(shù)望而卻步。