<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 臺積電將低功耗高k金屬柵工藝納入28納米技術藍圖

          臺積電將低功耗高k金屬柵工藝納入28納米技術藍圖

          —— 預計2010年第三季進行試產
          作者: 時間:2009-08-26 來源:SEMI 收藏

            24日宣布已將低耗電工藝納入高介電層/金屬閘(High-k Metal Gate,)工藝的技術藍圖,預計于2010年第三季進行試產(Risk Production)。

          本文引用地址:http://www.ex-cimer.com/article/97487.htm

            自2008年九月發(fā)表技術以來,技術的發(fā)展與進入量產的時程皆按預期計劃進行。就試產時程順序而言,低耗電氮氧化硅(簡稱28LP)工藝預計于2010年第一季底進行試產,高效能高介電層/金屬閘(簡稱28HP)工藝則預計于2010年第二季底開始試產,而低耗電高介電層/金屬閘(簡稱28HPL)工藝的試產時程將繼前兩者之后推出,于2010年第三季進行試產。

            采用gate-last方法的28HPL工藝是28HP工藝的延伸,強調低耗電、低漏電、但仍能維持中高效能。至于28HPL工藝則適用于行動電話、智能上網本(smart netbook)、無線通訊、可攜式消費性電子等多種的低耗電應用。

            28HPL工藝有完備的元件支援,適用于通用型市場應用的系統(tǒng)單晶片(SoC)平臺,與28LP工藝在特色上各有所強。28LP因延伸自氮氧化硅(SiON)工藝,因而成本更低、且有利于快速上市,尤其適用于手機與手持裝置的應用。

            此外,臺積電于2008年九月宣布之28HP工藝亦采用gate-last 方法,適合中央處理器(CPU)、繪圖處理器(GPU)、芯片組(Chipset)與可程式化閘陣列(FPGA)、游戲主機與行動計算等高效能導向的應用。

            臺積電研究發(fā)展副總經理孫元成博士表示:“在技術發(fā)展的過程中,我們采用gate-last的方式來發(fā)展28HPL相關技術,就其在電晶體特性、利于高階與低階應用的優(yōu)勢及可制造性的這些方面,都比gate-first方法來得好。”

            臺積電先進技術事業(yè)資深副總經理劉德音博士表示:“在工藝中的低耗電應用上,我們已與客戶共同發(fā)展了一段時間。將28HPL納入工藝系列,再加上28LP與28HP兩項工藝,代表臺積電目前提供給業(yè)界的是最全面的28納米工藝組合。”

            為了將28納米工藝的功效在全系列各式不同客戶產品中充分發(fā)揮,臺積電已與客戶和設計伙伴密切合作,在我們的開放創(chuàng)新平臺(Open Innovation Platform,OIP)上提供完備的設計架構。開放創(chuàng)新平臺系由臺積電主導,并開放給客戶與伙伴參與。



          關鍵詞: 臺積電 28納米 HKMG

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();