<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > ARM制成45nm SOI測(cè)試芯片 功耗降低40%

          ARM制成45nm SOI測(cè)試芯片 功耗降低40%

          作者: 時(shí)間:2009-10-12 來源:電子產(chǎn)品世界 收藏

            據(jù)的研究人員的報(bào)道,公司制成的 和普通相同尺寸工藝相比,功耗可減少40%。該結(jié)果在近期的IEEE Conference上發(fā)表。

          本文引用地址:http://www.ex-cimer.com/article/98763.htm


          關(guān)鍵詞: ARM 45nm SOI 測(cè)試芯片

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();