<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 臺(tái)積電40nm制程仍存良率不足問(wèn)題

          臺(tái)積電40nm制程仍存良率不足問(wèn)題

          作者: 時(shí)間:2009-11-09 來(lái)源:CNBeta 收藏

            據(jù)業(yè)界分析,目前仍然存在著良率不足的問(wèn)題。今年早些時(shí)候,曾公開(kāi)承認(rèn)此問(wèn)題,但后來(lái)他們宣稱已解決先前大部分良率問(wèn)題。不過(guò),根據(jù)本周四Nvidia公司舉辦的一次會(huì)議的內(nèi)容,我們可以看出Nvidia公司內(nèi)部對(duì)產(chǎn)能及良率方面仍然存在較大的擔(dān)憂。而另外一 家廠商AMD也是深受其害。

          本文引用地址:http://www.ex-cimer.com/article/99651.htm

            不過(guò)并非所有廠商的情況均是如此,比如Altera公司便表示其委托臺(tái)積電代工的 FPGA產(chǎn)品“良率數(shù)據(jù)良好。”

            相比之下,Nvidia則對(duì)臺(tái)積電的40nm良率表達(dá)了較為不信任的意見(jiàn),據(jù)Barclays公司的分析師 C.J. Muse透露:“在Nvidia的會(huì)議上,與會(huì)者整晚都在討論臺(tái)積電的40nm產(chǎn)能及良率問(wèn)題。”

            “管理層討論了臺(tái)積電的良率改進(jìn),但他們認(rèn)為改進(jìn)的程度仍顯不足。盡管良率的確有所改進(jìn),但不容忽視的是臺(tái)積電曾提到目前40nm制作過(guò)程中仍存在腔體匹配問(wèn)題(Chamber matching:即保證各個(gè)用于對(duì)晶圓進(jìn)行離子注入的工藝腔氣體配方成分盡量一致),希望他們能盡快解決。”

            此前有消息指出,造成臺(tái)積電40nm制程腔體匹配問(wèn)題的罪魁禍?zhǔn)资瞧潆x子注入設(shè)備的供應(yīng)商。

            “AMD與Nvidia均受到此問(wèn)題的影響,而AMD搶先兩個(gè)月推出DX11顯卡產(chǎn)品的優(yōu)勢(shì)則正逐步被這個(gè)問(wèn)題所抵消掉.”



          關(guān)鍵詞: 臺(tái)積電 40nm 制程

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();