基于FPGA的遠程圖像采集系統(tǒng)設(shè)計
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢
系統(tǒng)實現(xiàn)
本文引用地址：http://www.ex-cimer.com/article/99680.htmFPGA及外圍硬件電路
在接口轉(zhuǎn)換電路模塊中，圖像數(shù)據(jù)接收端和發(fā)送端均需采用LVDS串行方式進行傳輸，所以在接收端將串行輸入的數(shù)據(jù)并行接收進FPGA進行處理和在發(fā)送端將并行的數(shù)據(jù)串行輸出時,需要進行并串和串并轉(zhuǎn)換。
本設(shè)計選用MAXIM公司點對點LVDS串行/解串器芯片MAX9247/MAX9218實現(xiàn)數(shù)據(jù)收發(fā)。
在MAX9218接收端，需要進行數(shù)據(jù)格式轉(zhuǎn)換,將串行數(shù)據(jù)源變成并行格式供FPGA處理，同樣在圖像數(shù)據(jù)鏈路終端發(fā)送方MAX9247對輸入的圖像數(shù)據(jù)也有特定的時序要求，涉及到數(shù)據(jù)位和控制位的交替?zhèn)鬏?需要由FPGA完成數(shù)據(jù)格式的轉(zhuǎn)換, 并產(chǎn)生相應(yīng)的控制信號DE_IN。
可編程器件FPGA選用Xilinx公司Virtex-4系列XC4VLX25。實現(xiàn)的功能主要是：根據(jù)輸入的行幀同步，采圖像同步和圖像選擇信號來實現(xiàn)圖像數(shù)據(jù)的接收，并緩存到FPGA內(nèi)部的接收RxFIFO中，進行幀頭幀尾識別、時序轉(zhuǎn)換，控制信號的生成，并且根據(jù)自定義的通訊協(xié)議，從數(shù)據(jù)流中分解出數(shù)據(jù)幀，同時將原始圖像數(shù)據(jù)和狀態(tài)數(shù)據(jù)打包到同一幀數(shù)據(jù)包中，輸出至數(shù)據(jù)鏈路終端。
評論