基于FPGA的遠程圖像采集系統(tǒng)設(shè)計
結(jié)語
本文引用地址:http://www.ex-cimer.com/article/99680.htm本文采用FPGA設(shè)計實現(xiàn)高速圖像采集系統(tǒng),并采用LVDS接口實現(xiàn)接收與發(fā)送,各種模塊之間通過緩存實現(xiàn)通信,避免圖像的丟失;采集的圖像類型和圖像尺寸可以通過軟件重新配置FPGA進行調(diào)整??傊?,基于FPGA 的高速專用圖像采集系統(tǒng)電路集成度高、信噪比高、功耗低、成本低、速度快以及接口方便,所設(shè)計系統(tǒng)采用兩幀切換存儲方式,使得后續(xù)的其它圖像處理模塊能夠與圖像采集模塊并行工作,為圖像處理器的高度集成化實現(xiàn)提供了可能性。
參考文獻:
[1] 侯伯亨, 顧新. VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M]. 西安:電子科技大學出版社, 2003
[2] LVDS Ower’sManual ( 2nd Edition) [R]. National Semiconductor, 2000
[3] Application note 3806,Performance Test for a Senrializer and Deserializer Pair:MAX9247 and MAX9218[R]. Maxim IC,2006
[4] 孫航. Kilinx可編程邏輯器件的高級應用與設(shè)計技巧[M]. 北京: 電子工業(yè)出版社, 2004
[5] 王誠, 薛小剛, 鐘信潮. Xilinx ISE使用詳解[M]. 人民郵電出版社, 2005
[6] IDT72V2103 datasheet[R], IDT 2001
評論