首頁(yè) > 新聞中心 > EDA/PCB > PCB設(shè)計(jì)
在電子產(chǎn)品中,電路板的制作是很一道很重要的工序,因?yàn)殡娐钒迨侵沃性幕A(chǔ),所以,一個(gè)電路產(chǎn)品,可以說(shuō),電路板就是一個(gè)地基。 在我們調(diào)試電子產(chǎn)品的時(shí)候,一般都是將電路圖發(fā)給制作電路板的廠家,然后讓廠家來(lái)處理,做一......
設(shè)計(jì)檢查 下述檢查表包括有關(guān)設(shè)計(jì)周期的各個(gè)方面,對(duì)于特殊的:應(yīng)用還應(yīng)增加另外一些項(xiàng)目。 a通用項(xiàng)目1)電路分析了沒(méi)有?為了平滑信號(hào)電路劃分成基本單元沒(méi)有?2)電路允許采用短的或隔離開(kāi)的關(guān)鍵引線嗎?3)必須屏蔽的地方,有......
1.1 Component PlacementØ Place components on the board ......
一年一度的中國(guó)國(guó)際電子電路展(CPCA SHOW)日前在上海舉行,與往屆展會(huì)不同的是,本次(第十六屆)CPCA SHOW與慕尼黑電子展及SEMICON China 2007一同在浦東上海新國(guó)際博覽中心舉辦,讓產(chǎn)業(yè)鏈上......
在電子系統(tǒng)設(shè)計(jì)中,為了少走彎路和節(jié)省時(shí)間,應(yīng)充分考慮并滿(mǎn)足抗干擾性 的要求,避免在設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。形成干擾的基本要素有三個(gè): (1)干擾源,指產(chǎn)生干擾的元件、設(shè)備或信號(hào),用數(shù)學(xué)語(yǔ)言描述如下:du/dt......
Cadence設(shè)計(jì)系統(tǒng)公司發(fā)布了面向Cadence® Allegro® PCB設(shè)計(jì)的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了......
Cadence設(shè)計(jì)系統(tǒng)公司今日發(fā)布了面向Cadence® Allegro® PCB設(shè)計(jì)的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了圖形化的互連流規(guī)劃架構(gòu)和層次化全局布......
引 言 隨著DSP(數(shù)字信號(hào)處理器)的廣泛應(yīng)用,基于DSP的高速信號(hào)處理PCB板的設(shè)計(jì)顯得尤為重要。在一個(gè)DSP系統(tǒng)中,DSP微處理器的工作頻率可高達(dá)數(shù)百M(fèi)Hz,其復(fù)位線、中斷線和控制線、集成電路開(kāi)關(guān)、高......
大多數(shù)工程師都習(xí)慣于將PCB文件設(shè)計(jì)好后直接送PCB廠加工,而國(guó)際上比較流行的做法是將PCB文件轉(zhuǎn)換為GERBER文件和鉆孔數(shù)據(jù)后交PCB廠,為何要“多此一舉”呢? 因?yàn)殡娮庸こ處熀蚉CB工程師對(duì)PCB的理解不一樣......
1. PCB制程上發(fā)生的問(wèn)題千奇百怪, 而制程工程師往往擔(dān)任起法醫(yī)-驗(yàn)尸責(zé)任(不良成因分析與解決對(duì)策). 故發(fā)起此討論題, 主要目的為以設(shè)備區(qū)逐一討論分上包含人, 機(jī), 物, 料, 條件上可能會(huì)導(dǎo)致產(chǎn)生的問(wèn)題, 希望大家......
43.2%在閱讀
23.2%在互動(dòng)