首頁 > 新聞中心 > 嵌入式系統(tǒng) > FPGA
串行接口是將FPGA連接到PC的簡(jiǎn)單方法。 我們只需要一個(gè)發(fā)射器和接收器模塊。異步發(fā)射器它通過序列化要傳輸?shù)臄?shù)據(jù)來創(chuàng)建信號(hào)“TxD”。異步接收器它從 FPGA 外部獲取信號(hào)“RxD”,并將其“解串化”,以便在 FPGA ......
計(jì)數(shù)器構(gòu)成了一個(gè)基本的FPGA構(gòu)建塊。 它們有各種形狀和形式......計(jì)數(shù)器 1 - 二進(jìn)制計(jì)數(shù)器最簡(jiǎn)單的計(jì)數(shù)器可以使用幾行 Verilog 構(gòu)建快速高效的二進(jìn)制計(jì)數(shù)器。例如,下面是一個(gè) 32 位計(jì)數(shù)器。reg [31......
長(zhǎng)期以來,Achronix為不同行業(yè)的數(shù)據(jù)密集型和高帶寬應(yīng)用提供了創(chuàng)新性的FPGA產(chǎn)品和技術(shù),并幫助客戶不斷打破性能極限。其中一些應(yīng)用需要與先進(jìn)的模擬/數(shù)字轉(zhuǎn)換器(ADC)和數(shù)字/模擬轉(zhuǎn)換器(DAC)進(jìn)行對(duì)接——可由JE......
萊迪思半導(dǎo)體,低功耗可編程器件的領(lǐng)先供應(yīng)商,近日宣布將舉辦一場(chǎng)網(wǎng)絡(luò)研討會(huì),介紹其最新的兩款創(chuàng)新型中端FPGA器件系列,萊迪思Avant?-G和Avant?-X,分別為通用FPGA和高級(jí)互連FPGA。在網(wǎng)絡(luò)研討會(huì)上,萊迪思......
FPGA設(shè)計(jì)可以使用多個(gè)時(shí)鐘。每個(gè)時(shí)鐘在FPGA內(nèi)部形成一個(gè)“時(shí)鐘域”,如果在另一個(gè)時(shí)鐘域中需要在一個(gè)時(shí)鐘域中生成的信號(hào),則需要格外小心。跨時(shí)鐘域1-信號(hào)假設(shè) clkB 域中需要來自 clkA 域的信號(hào)。 它需要“同步”......
我們將一個(gè)開關(guān)連接到FPGA上,連接方式如下圖:機(jī)械開關(guān)的問題就是有抖動(dòng),每次按一下開關(guān),你會(huì)得到下面的信號(hào):這種信號(hào)很少碰到,多數(shù)情況是下面的這種:我們可以用FPGA的計(jì)數(shù)器來記錄按鍵的次數(shù),并通過數(shù)碼管顯示出來: 上......
FPGA非常適合用邏輯來實(shí)現(xiàn)正交解碼的功能。什么是正交信號(hào)?正交信號(hào)是兩個(gè)相位差為90度的信號(hào)。它們?cè)跈C(jī)械系統(tǒng)中用于確定軸的運(yùn)動(dòng)(或旋轉(zhuǎn))。這是一個(gè)向前移動(dòng)幾步的軸。如果對(duì)脈沖計(jì)數(shù),則可以說軸移動(dòng)了3步。如果計(jì)算邊緣,則......
Synopsys似乎正在致力于建設(shè)其完整的RISC-V生態(tài)系統(tǒng),上周悄然收購了Imperas Software。Imperas是由EDA行業(yè)資深人士Simon Davidmann于2005年創(chuàng)立的公司,已成為提供開發(fā)軟件......
文本LCD模塊便宜且易于使用微控制器或FPGA進(jìn)行接口。這是一個(gè)1行x 16個(gè)字符的模塊:要控制LCD模塊,您需要11個(gè)IO引腳來驅(qū)動(dòng)8位數(shù)據(jù)總線和3個(gè)控制信號(hào)。3個(gè)控制信號(hào)是:E:?jiǎn)⒂没颉?LCD選擇”。高活躍。讀/寫......
FPGA適用于控制R / C伺服電機(jī)。 什么是遙控伺服器?R / C伺服(“遙控伺服電機(jī)”)由一個(gè)電機(jī),一些電子設(shè)備和一組裝在一個(gè)小盒子中的齒輪組成。單軸從伺服器出來。您可以通過向伺服器發(fā)送脈沖來精確控制軸的旋......
43.2%在閱讀
23.2%在互動(dòng)