首頁 > 新聞中心 > 嵌入式系統(tǒng) > FPGA
Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E8%AE%A1%E6%97%B6%E5%99%A8%E6%A1%86%E5%9B%BE.png......
按鍵消抖在之前的實驗中我們學習了如何用按鍵作為FPGA的輸入控制,在本實驗中將學習如何進行按鍵消抖,用按鍵完成更多的功能。====硬件說明====按鍵是一種常用的電子開關,電子設計中不可缺少的輸入設備。當按下時使開關導通......
按鍵消抖在之前的實驗中我們學習了如何用按鍵作為FPGA的輸入控制,在本實驗中將學習如何進行按鍵消抖,用按鍵完成更多的功能。硬件說明按鍵是一種常用的電子開關,電子設計中不可缺少的輸入設備。當按下時使開關導通,松開時則開關斷......
在時鐘分頻實驗中我們練習了如何處理時鐘,接下來我們要學習如何利用時鐘來完成時序邏輯。====硬件說明====流水燈實現(xiàn)是很常見的一個實驗,雖然邏輯比較簡單,但是里面也包含了實現(xiàn)時序邏輯的基本思想。要用FPGA實現(xiàn)流水燈有......
在時鐘分頻實驗中我們練習了如何處理時鐘,接下來我們要學習如何利用時鐘來完成時序邏輯。硬件說明流水燈實現(xiàn)是很常見的一個實驗,雖然邏輯比較簡單,但是里面也包含了實現(xiàn)時序邏輯的基本思想。要用FPGA實現(xiàn)流水燈有很多種方法,在這......
隨著大模型、高性能計算、量化交易和自動駕駛等大數(shù)據(jù)量和低延遲計算場景不斷涌現(xiàn),加速數(shù)據(jù)處理的需求日益增長,對計算器件和硬件平臺提出的要求也越來越高。發(fā)揮核心器件內(nèi)部每一個計算單元的作用,以更大帶寬連接內(nèi)外部存儲和周邊計算......
時鐘分頻在之前的實驗中我們已經(jīng)熟悉了小腳丫的各種外設,掌握了verilog的組合邏輯設計,接下來我們將學習時序邏輯的設計。====硬件說明====時鐘信號的處理是FPGA的特色之一,因此分頻器也是FPGA設計中使用頻率非......
時鐘分頻在之前的實驗中我們已經(jīng)熟悉了小腳丫的各種外設,掌握了verilog的組合邏輯設計,接下來我們將學習時序邏輯的設計。硬件說明時鐘信號的處理是FPGA的特色之一,因此分頻器也是FPGA設計中使用頻率非常高的基本設計之......
數(shù)碼管顯示本實驗將會讓你熟悉小腳丫上最后一種有意思的外設七段數(shù)碼管。====硬件說明====數(shù)碼管是工程設計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管(如果包括右下的小點可以認為是8段)分別由a、b、c、d、e、f、g......
數(shù)碼管顯示本實驗將會讓你熟悉小腳丫上最后一種有意思的外設七段數(shù)碼管。硬件說明數(shù)碼管是工程設計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管(如果包括右下的小點可以認為是8段)分別由a、b、c、d、e、f、g位段和表示小數(shù)點......
43.2%在閱讀
23.2%在互動