3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機(jī) 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會(huì)展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊(cè) 　
		Datasheet　
		100例 　
		活動(dòng)中心　 
		E周刊閱讀 　
		樣片申請(qǐng)
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	工藝
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          變壓器繞制工藝之變壓器分布電容
          
                                                            
            
                    	
          • 變壓器繞組繞在磁芯骨架上，特別是饒組的層數(shù)較多時(shí)，不可避免的會(huì)產(chǎn)生分布電容，由于變壓器工作在高頻狀態(tài)下，那么這些分布電容對(duì)變壓器的工作狀態(tài)將產(chǎn)生非常大的影響，如引起波形產(chǎn)生振蕩，EMC變差，變壓器發(fā)熱等。
            • 
                    	                        
          • 關(guān)鍵字：
                        變壓器  電容  工藝  分布                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)(TCAD)的工藝開發(fā)
          
                                                            
            
                    	
          • 隨著半導(dǎo)體工藝開發(fā)和制造成本的快速上升和復(fù)雜程度不斷加深，半導(dǎo)體制造商如今面臨著前所未有的挑戰(zhàn)。為了滿足成本更低和功能更多的產(chǎn)品需求，半導(dǎo)體工藝的更新?lián)Q代取決于不同器件類型的升級(jí)和集成——核
            • 
                    	                        
          • 關(guān)鍵字：
                        TCAD  計(jì)算機(jī)輔助  工藝  設(shè)計(jì)技術(shù)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          賈凡尼現(xiàn)象在PCB化學(xué)鍍銀工藝中的原因分析與解決
          
                                                            
            
                    	
          • 賈凡尼現(xiàn)象或賈凡尼效應(yīng)是指兩種金屬由于存在電位差，通過介質(zhì)產(chǎn)生了電流，繼而產(chǎn)生了電化學(xué)反應(yīng)，致使電位高的陽極被氧化的現(xiàn)象.本文中我們將各方面探討分析PCB化學(xué)鍍銀工藝中賈凡尼現(xiàn)象存在的原因和處理方法。
            　
            • 
                    	                        
          • 關(guān)鍵字：
                        PCB  化學(xué)鍍銀  工藝  分析                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PCB敷銅工藝優(yōu)劣淺析
          
                                                            
            
                    	
          •    敷銅作為PCB設(shè)計(jì)的一個(gè)重要環(huán)節(jié)，不管是國產(chǎn)的青越鋒PCB設(shè)計(jì)軟件，還國外的一些Protel,PowerPCB都提供了智能敷銅功能，那么怎樣才能敷好銅，我將自己一些想法與大家一起分享，希望能給同行帶來益處。    所謂覆銅
            • 
                    	                        
          • 關(guān)鍵字：
                        PCB  敷銅  工藝                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PCB表面處理工藝特點(diǎn)及用途
          
                                                            
            
                    	
          • 一. 引言
            隨著人類對(duì)于居住環(huán)境要求的不斷提高，目前PCB生產(chǎn)過程中涉及到的環(huán)境問題顯得尤為突出。目前有關(guān)鉛和溴的話題是最熱門的；無鉛化和無鹵化將在很多方面影響著PCB的發(fā)展。雖然目前來看，PCB的表面處理工
            • 
                    	                        
          • 關(guān)鍵字：
                        PCB  表面處理  工藝                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CMOS工藝的鋸齒波振蕩電路的設(shè)計(jì)
          
                                                            
            
                    	
          • 　　本文以比較器為基本電路，采用恒流源充放電技術(shù)，設(shè)計(jì)了一種基于1.0mu;m CMOS工藝的鋸齒波振蕩電路，并對(duì)其各單元組成電路的設(shè)計(jì)進(jìn)行了闡述。同時(shí)利用Cadence Hspice仿真工具對(duì)電路進(jìn)行了仿真模擬，結(jié)果表明，鋸
            • 
                    	                        
          • 關(guān)鍵字：
                        CMOS  工藝  鋸齒波  振蕩電路                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CSMC工藝的零延時(shí)緩沖器的PLL設(shè)計(jì)
          
                                                            
            
                    	
          • 　1 引言　　本文在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了一款用于多路輸出時(shí)鐘緩沖器中的鎖相環(huán)，其主 要結(jié)構(gòu)包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預(yù) 分頻結(jié)構(gòu)減小
            • 
                    	                        
          • 關(guān)鍵字：
                        CSMC  PLL  工藝  零延時(shí)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于SRAM工藝FPGA的保密性問題
          
                                                            
                                        
            
                    	
          • 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對(duì)FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置
            • 
                    	                        
          • 關(guān)鍵字：
                        保密性  問題  FPGA  工藝  SRAM  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          利用PLC系統(tǒng)控制閃光對(duì)焊工藝過程的設(shè)計(jì)
          
                                                            
                                        
            
                    	
          • 利用PLC系統(tǒng)控制閃光對(duì)焊工藝過程的設(shè)計(jì),閃光對(duì)焊作為一種先進(jìn)的焊接技術(shù)，具有無需添加焊接材料、生產(chǎn)率高、成本低、易于操作等優(yōu)點(diǎn)。隨著工業(yè)技術(shù)的不斷發(fā)展，焊接的零件截面越來越大，遇到了一些技術(shù)問題，如焊接加熱難、生產(chǎn)率低、產(chǎn)品合格率低等。為了
            • 
                    	                        
          • 關(guān)鍵字：
                        工藝  過程  設(shè)計(jì)  閃光  控制  PLC  系統(tǒng)  利用                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          流程工藝設(shè)備垂直聯(lián)網(wǎng)的設(shè)計(jì)方案
          
                                                            
                                        
            
                    	
          • 工業(yè)以太網(wǎng)是一個(gè)基于以太網(wǎng)技術(shù)標(biāo)準(zhǔn)進(jìn)行實(shí)現(xiàn)所有控制、調(diào)節(jié)儀器設(shè)備自動(dòng)化技術(shù)的高層次概念。因?yàn)橐话闱闆r下企業(yè)已擁有把辦公計(jì)算機(jī)連接成為一個(gè)網(wǎng)絡(luò)的LAN以太網(wǎng)了，而這種網(wǎng)絡(luò)有可能與工業(yè)以太網(wǎng)聯(lián)網(wǎng)，并且仍然使用
            • 
                    	                        
          • 關(guān)鍵字：
                        設(shè)計(jì)  方案  聯(lián)網(wǎng)  垂直  工藝  設(shè)備  流程                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          在40-nm 工藝節(jié)點(diǎn)實(shí)現(xiàn)世界上最先進(jìn)的定制邏輯器件
          
                                                            
            
                    	
          • 實(shí)現(xiàn)世界上最先進(jìn)的定制邏輯器件引言
            Altera于2008年第二季度推出Stratix® IV和HardCopy® IV器件系列標(biāo)志著世界上首款40-nm FPGA和業(yè)界唯一
            40-nm ASIC 無風(fēng)險(xiǎn)移植途徑的誕生。Altera 通過三年周密的規(guī)劃和
            • 
                    	                        
          • 關(guān)鍵字：
                        40  nm  工藝  定制                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          淺談項(xiàng)目教學(xué)在電子工藝實(shí)訓(xùn)環(huán)節(jié)中的應(yīng)用
          
                                                            
            
                    	
          • 　SMT小型電子產(chǎn)品的安裝是高等職業(yè)學(xué)校應(yīng)用電子技術(shù)專業(yè)中《電子產(chǎn)品工藝實(shí)訓(xùn)》課程的一個(gè)重要項(xiàng)目。結(jié)合《電子產(chǎn)品工藝》這門課程的特點(diǎn),我們?cè)陔娮訉?shí)訓(xùn)環(huán)節(jié)采用了項(xiàng)目教學(xué)模式,即師生雙方共同在實(shí)訓(xùn)室參與項(xiàng)目教學(xué)
            • 
                    	                        
          • 關(guān)鍵字：
                        環(huán)節(jié)  應(yīng)用  工藝  電子  教學(xué)  項(xiàng)目                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法
          
                                                            
                                        
            
                    	
          • 基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法,1. 引言

            對(duì)于需要大的片上存儲(chǔ)器的各種不同的應(yīng)用，F(xiàn)PGA 需要提供可重構(gòu)且可串聯(lián)的存儲(chǔ)器陣列。通過不同的配置選擇，嵌入式存儲(chǔ)器陣列可以被合并從而達(dá)到位寬或字深的擴(kuò)展并且可以作為單端口，雙端口
            • 
                    	                        
          • 關(guān)鍵字：
                        RAM  重構(gòu)  模塊  設(shè)計(jì)  方法  FPGA  平臺(tái)  0.13  微米  CMOS  工藝                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          0．6μm CMOS工藝全差分運(yùn)算 放大器的設(shè)計(jì)
          
                                                            
            
                    	
          • 0 引言
            運(yùn)算放大器是數(shù)據(jù)采樣電路中的關(guān)鍵部分，如流水線模數(shù)轉(zhuǎn)換器等。在此類設(shè)計(jì)中，速度和精度是兩個(gè)重要因素，而這兩方面的因素都是由運(yùn)放的各種性能來決定的。
            本文設(shè)計(jì)的帶共模反饋的兩級(jí)高增益運(yùn)
            • 
                    	                        
          • 關(guān)鍵字：
                        CMOS  工藝  放大器  全差分                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于0．5 μm BCD工藝的欠壓鎖存電路設(shè)計(jì)
          
                                                            
            
                    	
          • 針對(duì)DC－DC電源管理系統(tǒng)中所必須的欠壓鎖存(UVLO)功能，提出一種改進(jìn)的欠壓鎖存電路。所設(shè)計(jì)的電路在不使用額外的帶隙基準(zhǔn)電壓源作為比較基準(zhǔn)的情況下，實(shí)現(xiàn)了閾值點(diǎn)電位、比較器的滯回區(qū)間等參量的穩(wěn)定。整個(gè)電路采用CSMC0．5 μm BCD工藝設(shè)計(jì)，使用HSpice軟件仿真，結(jié)果表明所設(shè)計(jì)的UVLO電路具有結(jié)構(gòu)簡單、反應(yīng)靈敏、溫度漂移小、功耗低等特點(diǎn)。
            • 
                    	                        
          • 關(guān)鍵字：
                        電路設(shè)計(jì)  工藝  BCD  基于                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共187條
	11/13		|‹
			«
																																															4																5																6																7																8																9																10																11																12																13							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          工藝介紹
          
      			
          
		      	
          
		      			      			      	您好，目前還沒有人創(chuàng)建詞條工藝!
           
		      	歡迎您創(chuàng)建該詞條，闡述對(duì)工藝的理解，并與今后在此搜索工藝的朋友們分享。    創(chuàng)建詞條
		      			      	
          
    		
          
  		
          
  		  		  		
  		  		  		
  		  		  		
  		  		            
        		  		
          
    		
          
      			
          
        			
          相關(guān)主題
          
      			
          
      			
    		
          
  		
          
  		  		
          
    		
          
      			
          
        			
          熱門主題
          
      			
          
      			
          
       	          						制造工藝   
										樹莓派   
					linux   
      			
          
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會(huì)員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機(jī)EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();