時(shí)鐘 文章 進(jìn)入時(shí)鐘技術(shù)社區(qū)
Silicon Labs推出業(yè)界最低抖動(dòng)的時(shí)鐘系列產(chǎn)品
- 高性能模擬與混合信號(hào)IC領(lǐng)導(dǎo)廠商Silicon Labs(芯科實(shí)驗(yàn)室有限公司)今日宣布針對(duì)高速網(wǎng)絡(luò)、通信和數(shù)據(jù)中心等當(dāng)今互聯(lián)網(wǎng)基礎(chǔ)設(shè)施的根基，推出業(yè)界最高頻率靈活性和領(lǐng)先抖動(dòng)性能的時(shí)鐘解決方案。Silicon Labs的新一代Si534x“片上時(shí)鐘樹“系列產(chǎn)品包括高性能時(shí)鐘發(fā)生器和高集成度Multi-PLL抖動(dòng)衰減器。這些單芯片、超低抖動(dòng)時(shí)鐘芯片整合了時(shí)鐘合成與抖動(dòng)衰減功能，設(shè)計(jì)旨在減少光傳輸網(wǎng)絡(luò)、無線基礎(chǔ)設(shè)施、寬帶接入/匯聚、電信級(jí)以太網(wǎng)、測(cè)試和測(cè)量以及企業(yè)和數(shù)據(jù)中心設(shè)備(包
- 關(guān)鍵字： Silicon Labs Multi-PLL 時(shí)鐘
高速PCB設(shè)計(jì)中的時(shí)序分析及仿真策略解析
- 在網(wǎng)絡(luò)通訊領(lǐng)域，ATM交換機(jī)、核心路由器、千兆以太網(wǎng)以及各種網(wǎng)關(guān)設(shè)備中，系統(tǒng)數(shù)據(jù)速率、時(shí)鐘速率不斷提高，相應(yīng)處理器的工作頻率也越來越高;數(shù)據(jù)、語音、圖像的傳輸速度已經(jīng)遠(yuǎn)遠(yuǎn)高于500Mbps，數(shù)百兆乃至數(shù)吉的背板也越來越普遍。數(shù)字系統(tǒng)速度的提高意味著信號(hào)的升降時(shí)間盡可能短，由數(shù)字信號(hào)頻率和邊沿速率提高而產(chǎn)生的一系列高速設(shè)計(jì)問題也變得越來越突出。當(dāng)信號(hào)的互連延遲大于邊沿信號(hào)翻轉(zhuǎn)時(shí)間的20%時(shí)，板上的信號(hào)導(dǎo)線就會(huì)呈現(xiàn)出傳輸線效應(yīng)，這樣的設(shè)計(jì)就成為高速設(shè)計(jì)。高速問題的出現(xiàn)給硬件設(shè)計(jì)帶來了更大的挑戰(zhàn)，有許多從邏
- 關(guān)鍵字： PCB 時(shí)鐘 時(shí)序
如何優(yōu)化PCIe 應(yīng)用中的時(shí)鐘分配
- PCI Express® (PCIe®) 是一項(xiàng)業(yè)界領(lǐng)先的標(biāo)準(zhǔn)輸入/輸出 (I/O) 技術(shù)，是服務(wù)器、個(gè)人電腦以及其它應(yīng)用中最常用的 I/O 接口之一。該標(biāo)準(zhǔn)多年來不斷發(fā)展，以適應(yīng)更高的數(shù)據(jù)速率(見表 1)。第 3 代 PCIe 引入了全新的編碼方案，其可在不增加數(shù)據(jù)速率一倍的情況下，將數(shù)據(jù)吞吐量提升一倍。PCI-SIG 近期宣布推出的第 4 代 PCIe 具有 16 G 每秒傳輸 (GT/s) 的比特率。第 4 代的規(guī)范預(yù)計(jì)將在 2014 或 2015 年發(fā)布。 表 1：各代
- 關(guān)鍵字： PCI Express 時(shí)鐘 RefClk
解析UC/OS-II時(shí)鐘中斷技術(shù)
- 時(shí)鐘節(jié)拍是特定的周期性中斷。這個(gè)中斷可以看作是系統(tǒng)心臟的脈動(dòng)。中斷之間的時(shí)間間隔取決于不同的應(yīng)用，一般在10mS到200mS之間。時(shí)鐘的節(jié)拍式中斷使得內(nèi)核可以將任務(wù)延時(shí)若干個(gè)整數(shù)時(shí)鐘節(jié)拍，以及當(dāng)任務(wù)等待事件發(fā)生時(shí)，提供等待超時(shí)的依據(jù)。時(shí)鐘節(jié)拍率越快，系統(tǒng)的額外開銷就越大。 1、系統(tǒng)中斷與時(shí)鐘節(jié)拍 1.1、 系統(tǒng)中斷 中斷是一種硬件機(jī)制，用于通知CPU有個(gè)異步事件發(fā)生了。中斷一旦被系統(tǒng)識(shí)別，CPU則保存部分(或全部)現(xiàn)場(chǎng)(context)，即部分(或全部)寄存器的值，跳轉(zhuǎn)到專門的子程序
- 關(guān)鍵字： UC/OS-II 時(shí)鐘 中斷機(jī)制
盤點(diǎn)振蕩器生成精確時(shí)鐘源的幾種設(shè)計(jì)方案
- 數(shù)字邏輯已經(jīng)成為當(dāng)今所有電子電路的核心，無論是FPGA、微控制器、微處理器還是分立邏輯。數(shù)字系統(tǒng)采用必須互連在一起以執(zhí)行所需功能的眾多組件。確保此類數(shù)字系統(tǒng)正常運(yùn)行的要素是實(shí)現(xiàn)所有數(shù)字組件之間通信以及在其之間建立同步的時(shí)鐘信號(hào)。因此，我們始終需要一種源頭來生成這種時(shí)鐘信號(hào)。 信號(hào)源采用振蕩器的形式。雖然當(dāng)今大多數(shù)微控制器具有集成RC振蕩器，但是這種內(nèi)部RC振蕩器生成的時(shí)鐘質(zhì)量往往不足以支持與系統(tǒng)中其它模塊通信所需要的精度。因此，需要采用能夠?yàn)檎麄€(gè)系統(tǒng)提供時(shí)鐘信號(hào)并且滿足對(duì)精度、信號(hào)完整性與穩(wěn)定性
- 關(guān)鍵字： 數(shù)字邏輯 振蕩器 時(shí)鐘
三種調(diào)整單片機(jī)時(shí)鐘精度的解決方案
- 單片機(jī)應(yīng)用中，常常會(huì)遇到這種情況，在用單片機(jī)制作電子鐘或要求根據(jù)時(shí)鐘啟控的控制系統(tǒng)時(shí)，會(huì)突然發(fā)現(xiàn)當(dāng)初校準(zhǔn)了的電子時(shí)鐘的時(shí)間竟然變快或是變慢了。 于是，嘗試用各種方法來調(diào)整它的走時(shí)精度，但是最終的效果還是不盡人意，只好每過一段時(shí)間手動(dòng)調(diào)整一次。那么，是否可使時(shí)鐘走時(shí)更精確些呢?現(xiàn)探討如下： 一、誤差原因分析 1.單片機(jī)電子時(shí)鐘的計(jì)時(shí)脈沖基準(zhǔn)，是由外部晶振的頻率經(jīng)過12分頻后提供的，采用內(nèi)部的定時(shí)，計(jì)數(shù)器來實(shí)現(xiàn)計(jì)時(shí)功能。所以，外接晶振頻率的精確度直接影響電子鐘計(jì)時(shí)的準(zhǔn)確性。 2.單片機(jī)電子時(shí)鐘利用內(nèi)部
- 關(guān)鍵字： 單片機(jī) 時(shí)鐘
一個(gè)基于MCU內(nèi)核的時(shí)鐘系統(tǒng)設(shè)計(jì)
- 摘要：介紹了一個(gè)基于MCU內(nèi)核的時(shí)鐘系統(tǒng)的設(shè)計(jì)，給出了其電路結(jié)構(gòu)并詳細(xì)地分析了系統(tǒng)的工作原理。該系統(tǒng)能生成兩相不重疊時(shí)鐘，利用靜態(tài)鎖存器保存動(dòng)態(tài)信息，提供三種電源管理方式以適應(yīng)低功耗應(yīng)用。在上華(CSMC)0.6μm工藝庫(kù)下，利用Cadence EDA工具對(duì)電路進(jìn)行了仿真，仿真結(jié)果驗(yàn)證了設(shè)計(jì)的準(zhǔn)確性。 關(guān)鍵詞：微控制器 時(shí)鐘系統(tǒng) 兩相不重疊時(shí)鐘 時(shí)鐘系統(tǒng)是微控制器(MCU)的一個(gè)重要部分，它產(chǎn)生的時(shí)鐘信號(hào)要貫穿整個(gè)芯片。時(shí)鐘系統(tǒng)設(shè)計(jì)得好壞關(guān)系到芯片能否正常工作。
- 關(guān)鍵字： MCU 時(shí)鐘
淺談邏輯分析儀原理及應(yīng)用
- 邏輯分析儀是利用時(shí)鐘從測(cè)試設(shè)備上采集和顯示數(shù)字信號(hào)的儀器，最主要作用在于時(shí)序判定。由于邏輯分析儀不...
- 關(guān)鍵字： 邏輯分析儀 時(shí)鐘 數(shù)字信號(hào)
STM32再學(xué)習(xí)——時(shí)鐘初始化
- STM32F系列微處理器，或者說是Cortex-M3內(nèi)核的MCU內(nèi)，都集成了一個(gè)叫PLL的東西。PLL就是鎖相回路或鎖相環(huán)(Phase Locked Loop)，用來統(tǒng)一整合時(shí)脈訊號(hào)，使內(nèi)存能正確的存取資料。PLL用于振蕩器中的反饋技術(shù)，將外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步,鎖相環(huán)路的基本方框圖如下圖所示。一句話，PLL用來控制STM32F的時(shí)鐘頻率的?？偠灾?，STM32F系列MCU使用了這個(gè)東西，而我們?cè)贛CU上電之后，也就要對(duì)其正確的初始化，這樣，我們才能得到我們需要的時(shí)鐘配置。
- 關(guān)鍵字： 微處理器 STM32F PLL MCU 時(shí)鐘
無需外部信號(hào)發(fā)生器、時(shí)鐘或微型控制器 就可實(shí)現(xiàn)準(zhǔn)確的 PWM LED
- LED調(diào)光能以兩種方式進(jìn)行：模擬調(diào)光和脈沖寬度調(diào)制(PWM)調(diào)光。模擬調(diào)光簡(jiǎn)單地調(diào)節(jié)LED串的DC電流，以改變...
- 關(guān)鍵字： 信號(hào)發(fā)生器 時(shí)鐘 微型控制器
時(shí)鐘介紹
時(shí)鐘的概念多用于數(shù)字語音交換機(jī)，因?yàn)閿?shù)字交換對(duì)于以時(shí)隙為單位的交換單位而言，其時(shí)間性的重要程度非常高。為保證交換機(jī)的正常工作，每套交換系統(tǒng)都必須配置精度極高的時(shí)鐘發(fā)生器，用于交換系統(tǒng)內(nèi)部工作。系統(tǒng)內(nèi)部的時(shí)鐘一般稱為內(nèi)時(shí)鐘。
如果兩套交換系統(tǒng)協(xié)調(diào)工作，那么必須要在兩套系統(tǒng)之家，也就是兩個(gè)內(nèi)時(shí)鐘之間進(jìn)行協(xié)調(diào)，保證兩個(gè)時(shí)鐘同步工作，這就是時(shí)鐘同步，對(duì)于每套系統(tǒng)的內(nèi)時(shí)鐘而言，另一套系統(tǒng)的內(nèi)時(shí)鐘即為外時(shí)鐘 [ 查看詳細(xì) ]
時(shí)鐘研討會(huì)推薦
時(shí)鐘電路
時(shí)鐘相關(guān)帖子
時(shí)鐘資料下載
時(shí)鐘專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473