<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

FPGA兩難問題混合系統(tǒng)架構(gòu)來解決

在新的半導(dǎo)體制造工藝中，F(xiàn)PGA通常是最先被采用、驗(yàn)證和優(yōu)化該工藝的器件之一。Altera公司資深副總裁，首席技術(shù) ...
關(guān)鍵字： FPGA 系統(tǒng)架構(gòu)

定制化是CEVA DSP未來發(fā)展策略

據(jù)CEVA公司市場拓展副總裁Eran Briman介紹，雖然現(xiàn)在DSP和FPGA有相互滲透的趨勢，但是DSP在成本方面還是具備比較大的優(yōu)勢，尤其消費(fèi)電子產(chǎn)品對成本更加敏感，所以DSP在消費(fèi)電子領(lǐng)域還有比較大的發(fā)展空間。但是這一市場發(fā)展速度很快，Eran Briman表示，只有針對專門市場推出專門的DSP應(yīng)用才是未來DSP的發(fā)展之道。
關(guān)鍵字： CEVA DSP FPGA 201309

Altera的FPGA與Micron混合內(nèi)存立方實(shí)現(xiàn)互操作

Altera公司 (NASDAQ: ALTR)和Micron技術(shù)有限公司(NASDAQ: MU) (“Micron”)日前宣布，雙方聯(lián)合成功展示了Altera Stratix? V FPGA和Micron混合內(nèi)存立方 (Hybrid Memory Cube, 簡稱HMC)的互操作性。采用這一成功的技術(shù)，系統(tǒng)設(shè)計(jì)人員能夠在下一代通信和高性能計(jì)算設(shè)計(jì)中充分發(fā)揮FPGA和SoC的HMC優(yōu)勢。
關(guān)鍵字： Altera Micron FPGA HMC FPGA

FPGA為設(shè)計(jì)平臺的全彩led顯示屏設(shè)計(jì)方案

介紹了一種以FPGA可編程邏輯器件為設(shè)計(jì)平臺的、采用大屏幕全彩led顯示屏進(jìn)行全彩灰度圖像顯示的掃描控制...
關(guān)鍵字： FPGA led顯示屏

大中華區(qū)FPGA工程師薪酬TOP15公司

薪資往往是絕大多數(shù)職場人選擇職業(yè)的首要條件，為了幫助我們的讀者了解FPGA工程師薪酬水平， EEPW統(tǒng)計(jì)了大中華區(qū)FPGA工程師薪酬TOP15公司(表1)，為讀者的薪酬及職業(yè)規(guī)劃提供參考與借鑒。
關(guān)鍵字： FPGA Xilinx Altera IC設(shè)計(jì)

基于P89V51RB2單片機(jī)的實(shí)驗(yàn)箱設(shè)計(jì)與開發(fā)

摘要：隨著人們生活水平的不斷提高，單片機(jī)控制成為人們追求的目標(biāo)之一。要為現(xiàn)代人工作、科研、生活等提供更好、更方便的設(shè)施需要從數(shù)字單片機(jī)技術(shù)入手，朝著數(shù)字化控制、智能控制發(fā)展。本設(shè)計(jì)P89V51RB2單片機(jī)實(shí)驗(yàn)箱與傳統(tǒng)的實(shí)驗(yàn)箱相比，使用方便，所包含的實(shí)驗(yàn)電路全面和實(shí)用。
關(guān)鍵字：單片機(jī) 實(shí)驗(yàn)箱控制 FPGA LED 201309

Spartan 6上嵌入式網(wǎng)絡(luò)服務(wù)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)

摘要：隨著FPGA在嵌入式領(lǐng)域的快速發(fā)展和網(wǎng)絡(luò)技術(shù)的日益成熟，基于FPGA的網(wǎng)絡(luò)開發(fā)成為嵌入式系統(tǒng)研究的重要分支。本文系統(tǒng)地研究了FPGA網(wǎng)絡(luò)通信，并成功運(yùn)用Xilinx開發(fā)平臺EDK構(gòu)建一個(gè)基于總線AXI4的嵌入式網(wǎng)絡(luò)服務(wù)系統(tǒng)。
關(guān)鍵字： FPGA 總線AXI4 lwip 以太網(wǎng) 實(shí)時(shí)控制 201309

國產(chǎn)FPGA向往春天

摘要：本文首先介紹了國產(chǎn)FPGA廠商——京微雅格公司的現(xiàn)狀，之后給出了京微雅格如何生存和發(fā)展的建議。
關(guān)鍵字： FPGA 京微雅格 MCU 201309

使用ARM的TrustZone技術(shù)，針對安全和非安全應(yīng)用劃分系統(tǒng)

摘要：隨著ARM Cortex-A9多處理器和FPGA SoC的推出，可把現(xiàn)有的分立微控制器和數(shù)字邏輯功能集成到一個(gè)多核器件中。這減小了功耗和體積，而主要難點(diǎn)之一是在一個(gè)器件中同時(shí)實(shí)現(xiàn)安全關(guān)鍵和非安全關(guān)鍵軟件單元。
關(guān)鍵字： ARM TrustZone 安全 FPGA HPS 201309

了解LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器的優(yōu)勢所在

無線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測試無線設(shè)備，需要大量更復(fù)雜的測試設(shè)備，其成本也在不斷提高。
關(guān)鍵字： NI LabVIEW FPGA 射頻儀器 CPU

基于FPGA的電機(jī)測速系統(tǒng)設(shè)計(jì)

研究的是基于FPGA的電機(jī)測速系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)以有源晶振來產(chǎn)生時(shí)基信號，利用歐姆龍光電編碼器E682-CWZ6C360P／R將轉(zhuǎn)速信號轉(zhuǎn)變?yōu)轭l率信號，采用數(shù)碼管動(dòng)態(tài)顯示來顯示測量所得的數(shù)值。FPGA模塊的編寫是基于Altera公司的Quartus II軟件進(jìn)行編寫的，采用的芯片型號為EP2C5T144C8N。FPGA模塊是利用VHDL語言進(jìn)行編寫，利用Quartus II軟件自帶的仿真軟件進(jìn)行仿真，通過觀察仿真波形來驗(yàn)證模塊是否正確。本設(shè)計(jì)可以實(shí)現(xiàn)小數(shù)值的方波頻率測量和電機(jī)轉(zhuǎn)速測量。
關(guān)鍵字： FPGA 電機(jī)測速系統(tǒng)設(shè)計(jì)

基于FPGA的ASI／SDI碼流播放器的設(shè)計(jì)與實(shí)現(xiàn)

隨著數(shù)字技術(shù)的發(fā)展，數(shù)字產(chǎn)品的普及，各種數(shù)字電視工作人員專用測試工具不斷被開發(fā)。針對碼流播放器的市場需要的目的，采用基于FPGA的系統(tǒng)架構(gòu)的方法，結(jié)合硬件及軟件設(shè)計(jì)等方面內(nèi)容，文中詳細(xì)介紹了一個(gè)包含碼流錄制、碼流播放、碼流分析等多種功能的ASI／SDI碼流播放器的設(shè)計(jì)與實(shí)現(xiàn)的過程。
關(guān)鍵字： FPGA ASI SDI 碼流播放器

基于FPGA的PCI數(shù)據(jù)采集卡設(shè)計(jì)

摘要論述了基于FPGA的PCI數(shù)據(jù)采集卡設(shè)計(jì)，板卡實(shí)現(xiàn)了查詢、中斷和DMA等多種方式讀取數(shù)據(jù)，可以實(shí)時(shí)采集數(shù)據(jù)、實(shí)現(xiàn)大容量數(shù)據(jù)的緩存，還有效地解決了對數(shù)據(jù)高速采集、傳輸?shù)男枨?，設(shè)計(jì)采用FPGA實(shí)現(xiàn)數(shù)據(jù)采集控制邏輯，
關(guān)鍵字： FPGA PCI 數(shù)據(jù)采集卡

基于FPGA的實(shí)時(shí)視頻信號處理平臺的設(shè)計(jì)

提出一種基于FPGA的實(shí)時(shí)視頻信號處理平臺的設(shè)計(jì)方法，該系統(tǒng)接收低幀率數(shù)字YCbCr視頻信號，對接收的視頻信號進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲(chǔ)器作為幀緩存且通過時(shí)序控制器進(jìn)行幀率提高，最后通過VGA控制模塊對圖像信號進(jìn)行像素放大并在VGA顯示器上實(shí)時(shí)顯示。整個(gè)設(shè)計(jì)使用Verilog HDL語言實(shí)現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進(jìn)行了驗(yàn)證。
關(guān)鍵字： FPGA 實(shí)時(shí)視頻信號處理平臺

認(rèn)清CPLD和FPGA

CPLD和FPGA都是我們經(jīng)常會(huì)用到的器件。有的說有配置芯片的是FPGA，沒有的是CPLD;有的說邏輯資源多的是FPGA，少的是CPLD;有的直接就不做區(qū)分，把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢?下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。
關(guān)鍵字： CPLD FPGA 邏輯陣列 LAB單元 Altera Xilinx

共6407條 179/428 |‹ « 177 178 179 180 181 182 183 184 185 186 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();