<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

ADPCM語音編解碼電路設(shè)計及FPGA實現(xiàn)

近年來，多媒體技術(shù)逐漸深入到人們的生活中。MP3播放器已經(jīng)成為流行的便攜式音頻播放設(shè)備，由于MP3編碼算法非常復(fù)雜，目前，一部分MP3播放器的錄音功能主要基于ADPCM算法和DSP來實現(xiàn)。本文闡述了ADPCM語音編解碼VLSI芯片的設(shè)計方法以及利用FPGA的硬件實現(xiàn)。 ADPCM算法及其編解碼器原理 ADPCM（Adaptive Differential Pulse Code Modulation，自適應(yīng)差分脈沖編碼調(diào)制）綜合了APCM的自適應(yīng)特性和DPCM系統(tǒng)的差分特性，是一種性能較好的波形編碼。它
關(guān)鍵字： FPGA 消費電子消費電子

基于FPGA的前向糾錯算法

研究數(shù)字音頻無線傳輸中的前向糾錯(FEC)算法的設(shè)計及實現(xiàn)，對前向糾錯中的主要功能模塊，如RS編解碼、交織器與解交織器等給出基本算法及基于現(xiàn)場可編程門陣列(FPGA)和硬件描述語言的解決方案。
關(guān)鍵字： FPGA 前向糾錯算法

基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計

介紹XC2V1000型現(xiàn)場可編程門陣列(FPGA)的主要特性和FIR抽取濾波器的工作原理，重點闡述用XC2V1000實現(xiàn)FIR抽取濾波器的方法，并給出仿真波形和設(shè)計特點。
關(guān)鍵字： V1000 1000 FPGA FIR

2006年，SEED成為美國賽靈思(Xilinx)的合作伙伴

　　2006年，成為美國賽靈思(Xilinx)的合作伙伴，代理Xilinx FPGA的軟、硬件業(yè)務(wù)，積極推廣FPGA大學(xué)計劃。
關(guān)鍵字： SEED FPGA

基于FPGA的生物芯片掃描儀的位置檢測

詳細闡述了FPGA中辨向細分、可逆計數(shù)器，接口電路的設(shè)計實現(xiàn)，并給出了仿真波形。
關(guān)鍵字： FPGA 生物芯片位置檢測

降低FPGA設(shè)計的功耗是一種協(xié)調(diào)和平衡藝術(shù)

目前許多終端市場對可編程邏輯器件設(shè)計的低功耗要求越來越苛刻。工程師們在設(shè)計如路由器、交換機、基站及存...
關(guān)鍵字： FPGA 低功耗

Actel低功耗的FPGA系列靜態(tài)功耗僅為5µW

　　Actel 公司宣布推出業(yè)界最低功耗的現(xiàn)場可編程門陣列 (FPGA) -- IGLOO™ 系列。這個以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競爭產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長便攜式應(yīng)用的電池壽命達5倍，因而奠定了低功耗的新標(biāo)準(zhǔn)。　　　　由于便攜式產(chǎn)品的生命周期短及市場競爭激烈，設(shè)計人員必需不斷增加新的功能和復(fù)雜性，但卻不能耗用
關(guān)鍵字： Actel FPGA 單片機靜態(tài)功耗嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無線

XILINX宣布推出PLANAHEAD 8.2設(shè)計套件

進一步擴展 65-NM VIRTEX-5 FPGA性能優(yōu)勢新版軟件可提高性能、加快設(shè)計收斂速度并提供了更好的信號完整性分析能力賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)宣布即日起推出PlanAhead™ 分層設(shè)計和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環(huán)境（ISE͐
關(guān)鍵字： 65nm FPGA ISE PlanAhead Virtex-5 Xilinx 單片機嵌入式系統(tǒng) 賽靈思通訊網(wǎng)絡(luò) 無線

基于FPGA的樂曲發(fā)生器設(shè)計

本設(shè)計在美國ALTERA公司MAX + plusⅡ的EDA軟件平臺上，使用層次化設(shè)計方法，實現(xiàn)了樂曲發(fā)生器的設(shè)計。
關(guān)鍵字： FPGA 發(fā)生器

基于FPGA的誤碼率測試儀的設(shè)計與實現(xiàn)

本文提出了一種使用FPGA 實現(xiàn)誤碼率測試的設(shè)計及實現(xiàn)方法。
關(guān)鍵字： FPGA 誤碼率測試儀的設(shè)計

DSP HPI口與PC104總線接口的FPGA設(shè)計

過對TI公司TMS320C5000系列DSP HPI總線和PC104總線時序的分析，以VHDL語言為工具，使用Altera的FPGA芯片EP1K50，設(shè)計完成PCI04總線和DSP HPI總線之間的通信接口，并在一款以TMS320VC5409DSP為數(shù)據(jù)采集處理器、研華嵌入式工控主板PCM-5825為系統(tǒng)主板組成的嵌入式數(shù)據(jù)采集系統(tǒng)申得到了運用；給出與整個接口設(shè)計相關(guān)的VHDL源代碼和在PCM-5825上驗證接口設(shè)計的X86匯編語言程序。
關(guān)鍵字：接口 FPGA 設(shè)計總線 PC104 HPI 口與 DSP

精確綜合:下一代FPGA綜合平臺

電子系統(tǒng)設(shè)計正在發(fā)生著重要的轉(zhuǎn)變?？删幊踢壿嬈骷乖O(shè)計者可以開發(fā)具有千萬門以上、頻率超過300MHz以及嵌...
關(guān)鍵字： EDA ASIC FPGA

大容量串行e-Flash的FPGA配置方案

為配合某電力測量儀表的開發(fā)，對Xilinx公司的SpartanII系列FPGA的配置方案進行了探索。該方案采用大容量串行e-Flash存儲器MM36SBO10存放FPGA配置文件,MCU讀取該配置文件并在被動串行模式下完成對XC2S30 的在線配置。該方案具有接口簡單、成本低廉、便于移植的優(yōu)點。
關(guān)鍵字： e-Flash FPGA 大容量串行

利用FPGA平臺解決接口的總線速度瓶頸

通過使用Sigma Design公司的EM8560嵌入式數(shù)字圖像處理器及Altera的FPGA與Lattice的cPLD，解決處理器外部總線接口速度對系統(tǒng)性能的限制問題；從系統(tǒng)組成、系統(tǒng)工作原理和實現(xiàn)方法以及改進后的系統(tǒng)性能分析三部分來說明。
關(guān)鍵字： FPGA 接口總線速度

CS5396/97的超高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

關(guān)鍵字：變換器 FPGA DSP

共6406條 420/428 |‹ « 418 419 420 421 422 423 424 425 426 427 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();