現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

一種基于FPGA的直接序列擴(kuò)頻基帶處理器

摘要：本文設(shè)計(jì)實(shí)現(xiàn)了一種基于FPGA的直接序列擴(kuò)頻基帶處理器，并闡述了其基本原理和設(shè)計(jì)方案。關(guān)鍵詞：擴(kuò)頻；FPGA；數(shù)字匹配濾波器；基帶處理器引言擴(kuò)頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實(shí)現(xiàn)碼分多址等許多優(yōu)點(diǎn)，已成為無線通信物理層的主要通信手段。本文設(shè)計(jì)開發(fā)了一種基于直接序列擴(kuò)頻技術(shù)(DS-SS)的基帶處理器。直接序列擴(kuò)頻通信直接序列擴(kuò)頻通信系統(tǒng)原理框圖如圖1所示。該處理器由FPGA芯片，完成圖1中兩虛線框所示的基帶信號處理部分。擴(kuò)頻方式為11位bar
關(guān)鍵字： FPGA 基帶處理器擴(kuò)頻數(shù)字匹配濾波器

用FPGA技術(shù)實(shí)現(xiàn)某新型通信設(shè)備中PCM碼流處理

摘要：本文根據(jù)FPGA器件的特點(diǎn)，介紹了應(yīng)用FPGA設(shè)計(jì)某通信設(shè)備中PCM碼流處理模塊的一種方案。并就設(shè)計(jì)中遇到的問題進(jìn)行了分析。關(guān)鍵詞：FPGA；RAM引言由于FPGA器件可實(shí)現(xiàn)所有數(shù)字電路功能，具有結(jié)構(gòu)靈活、設(shè)計(jì)周期短、硬件密度高和性能好等優(yōu)點(diǎn)，在高速信號處理領(lǐng)域顯示出愈來愈重要的作用。本文研究了基于FPGA技術(shù)對PCM碼流進(jìn)行處理的實(shí)現(xiàn)方法。變換后的數(shù)據(jù)寫入RAM，與DSP配合可完成復(fù)雜的信號處理功能。設(shè)計(jì)方案某新型通信設(shè)備中，在完成調(diào)度功能的板子上，需要進(jìn)行
關(guān)鍵字： FPGA RAM 存儲(chǔ)器

DSP和FPGA在圖像傳輸系統(tǒng)中的應(yīng)用和實(shí)現(xiàn)

摘要：本文重點(diǎn)介紹基于DSP和FPGA、采用中頻數(shù)字化方法，以及QPSK擴(kuò)頻調(diào)制技術(shù)來實(shí)現(xiàn)圖像的無線傳輸。對擴(kuò)頻通信系統(tǒng)的同步問題提出了一種實(shí)現(xiàn)方法，并給出了部分實(shí)驗(yàn)結(jié)果。關(guān)鍵詞：圖像傳輸；擴(kuò)頻通信；同步；FPGA；DSP 視頻通信是目前計(jì)算機(jī)和通信領(lǐng)域的一個(gè)熱點(diǎn)。而無線擴(kuò)頻與有線相比,有其固有的優(yōu)越性，如聯(lián)網(wǎng)方便、費(fèi)用低廉等。所以開發(fā)無線擴(kuò)頻實(shí)時(shí)圖像傳輸系統(tǒng)有很高的實(shí)用價(jià)值。系統(tǒng)設(shè)計(jì)在短距離通信中，通?？梢栽谑瞻l(fā)端加入奇偶校驗(yàn)、累加和校驗(yàn)等出錯(cuò)重發(fā)的防噪聲措施
關(guān)鍵字： DSP FPGA 擴(kuò)頻通信同步圖像傳輸

頻分分路中高速FFT的實(shí)現(xiàn)

摘要：本文介紹了多相陣列FFT在星上多載波數(shù)字化分路中的應(yīng)用，并針對星上處理的實(shí)時(shí)高速處理要求，提出了一種FFT的實(shí)現(xiàn)方案，并用一片F(xiàn)PGA芯片驗(yàn)證了其正確性和可行性。關(guān)鍵詞：FFT；FPGA；頻分分路多載波信號的數(shù)字化分路是衛(wèi)星通信星上處理技術(shù)的關(guān)鍵技術(shù)之一，數(shù)字化分路技術(shù)主要有并行濾波器組分路、樹形濾波器組分路和多相陣列FFT分路三種。在通道數(shù)較多時(shí)，多相陣列FFT有效地使用了抽取技術(shù)，且FFT算法具有很高的計(jì)算效率，本文所討論的就是該方法中FFT的實(shí)現(xiàn)。
關(guān)鍵字： FFT FPGA 頻分分路

基于FPGA的可編程定時(shí)器/計(jì)數(shù)器8253的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文介紹了可編程定時(shí)器/計(jì)數(shù)器8253的基本功能，以及一種用VHDL語言設(shè)計(jì)可編程定時(shí)器/計(jì)數(shù)器8253的方法，詳述了其原理和設(shè)計(jì)思想，并利用Altera公司的FPGA器件ACEX 1K予以實(shí)現(xiàn)。關(guān)鍵詞：FPGA；IP；VHDL 引言在工程上及控制系統(tǒng)中，常常要求有一些實(shí)時(shí)時(shí)鐘，以實(shí)現(xiàn)定時(shí)或延時(shí)控制，如定時(shí)中斷，定時(shí)檢測，定時(shí)掃描等，還要求有計(jì)數(shù)器能對外部事件計(jì)數(shù)。要實(shí)現(xiàn)定時(shí)或延時(shí)控制，有三種主要方法：軟件定時(shí)、不可編程的硬件定時(shí)、可編程的硬件定時(shí)器。其中可編
關(guān)鍵字： FPGA IP VHDL

256級灰度LED點(diǎn)陣屏顯示原理及基于FPGA的電路設(shè)計(jì)

摘要：本文提出了一種LED點(diǎn)陣屏實(shí)現(xiàn)256級灰度顯示的新方法。詳細(xì)分析了其工作原理。并依據(jù)其原理，設(shè)計(jì)出了基于FPGA 的控制電路。關(guān)鍵詞：256級灰度；LED點(diǎn)陣屏；FPGA；電路設(shè)計(jì) 引言256級灰度LED點(diǎn)陣屏在很多領(lǐng)域越來越顯示出其廣闊的應(yīng)用前景，本文提出一種新的控制方式，即逐位分時(shí)控制方式。隨著大規(guī)模可編程邏輯器件的出現(xiàn)，由純硬件完成的高速、復(fù)雜控制成為可能。逐位分時(shí)點(diǎn)亮工作原理所謂逐位分時(shí)點(diǎn)亮，即從一個(gè)字節(jié)數(shù)據(jù)中依次提取出一位數(shù)據(jù)，分8次點(diǎn)亮對應(yīng)的像
關(guān)鍵字： 256級灰度 FPGA LED點(diǎn)陣屏電路設(shè)計(jì) 發(fā)光二極管 LED

一種高效的復(fù)信號處理芯片設(shè)計(jì)

摘要：本文提出了一種高效的復(fù)信號處理芯片的設(shè)計(jì)方法。本芯片是某雷達(dá)信號處理機(jī)的一部分，接收3組ADC的輸出復(fù)數(shù)據(jù)，依次完成去直流、加窗、512點(diǎn)FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點(diǎn)FFT和求功率譜復(fù)用一個(gè)蝶形單元。本芯片由單片F(xiàn)PGA實(shí)現(xiàn)，計(jì)算精度高、速度較快，滿足雷達(dá)系統(tǒng)的實(shí)時(shí)處理要求。關(guān)鍵詞： FFT；蝶形單元；塊浮點(diǎn)；功率譜； FPGA 引言復(fù)信號處理芯片是某雷達(dá)系統(tǒng)的一部分。雷達(dá)系統(tǒng)的實(shí)時(shí)處理特點(diǎn)要求芯片運(yùn)
關(guān)鍵字： FFT FPGA 蝶形單元功率譜塊浮點(diǎn)

采用FPGA實(shí)現(xiàn)脈動(dòng)陣列

微電子學(xué)的發(fā)展徹底改變了計(jì)算機(jī)的設(shè)計(jì)：集成電路技術(shù)增加了能夠安裝到單個(gè)芯片中的元器件數(shù)目及其復(fù)雜度。因此，采用這種技術(shù)可以構(gòu)建低成本、專用的外圍器件，從而迅速地解決復(fù)雜的問題。
關(guān)鍵字： FPGA 脈動(dòng) 陣列

基于AD9430的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：本文介紹了高速ADC AD9430的功能，詳細(xì)說明了使用高速FPGA來控制AD9430構(gòu)成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，并給出了具體實(shí)現(xiàn)的系統(tǒng)框圖和測試結(jié)果。關(guān)鍵詞：數(shù)據(jù)采集；FPGA；AD9430引言結(jié)合實(shí)際任務(wù)的要求，本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng)，主要用于采集雷達(dá)回波。在這個(gè)系統(tǒng)中，選用高速邏輯器件控制A/D轉(zhuǎn)換和FIFO存儲(chǔ)，同時(shí)通過FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
關(guān)鍵字： AD9430 FPGA 數(shù)據(jù)采集

基于FPGA的非對稱同步FIFO設(shè)計(jì)

摘要：本文在分析了非對稱同步FIFO的結(jié)構(gòu)特點(diǎn)及其設(shè)計(jì)難點(diǎn)的基礎(chǔ)上，采用VHDL描述語言，并結(jié)合FPGA，實(shí)現(xiàn)了一種非對稱同步FIFO的設(shè)計(jì)。關(guān)鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
關(guān)鍵字： BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲(chǔ)器

基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時(shí)間的方案，并詳細(xì)介紹了該方案基于FPGA的實(shí)現(xiàn)方法。通過對所設(shè)計(jì)的鎖相環(huán)進(jìn)行計(jì)算機(jī)仿真和硬件測試，表明該方案確實(shí)可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時(shí)間；FPGA；VHDL引言捕獲時(shí)間是鎖相環(huán)的一個(gè)重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達(dá)鎖定狀態(tài)所需時(shí)間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達(dá)上萬次)，要求鎖相環(huán)能夠?qū)π盘栂辔豢焖俨东@。因此
關(guān)鍵字： FPGA VHDL 捕獲時(shí)間數(shù)字鎖相環(huán)(DPLL)

集系統(tǒng)級FPGA芯片XCV50E的結(jié)構(gòu)與開發(fā)

VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片，可用來進(jìn)行數(shù)十萬邏輯門級的系統(tǒng)設(shè)計(jì)和百兆赫茲級的高速電路設(shè)計(jì)。
關(guān)鍵字： FPGA 50E XCV 50

基于FPGA的光柵尺信號智能接口模塊

介紹了一種基于ALTERA公司大規(guī)模可編程邏輯器件EPF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細(xì)分、辨向電路、計(jì)數(shù)電路、接口處理電路的設(shè)計(jì)原理，風(fēng)時(shí)給出了詳細(xì)的電路和仿真波形。
關(guān)鍵字： FPGA 光柵信號模塊

基于FPGA的同步測周期高精度數(shù)字頻率計(jì)的設(shè)計(jì)

摘要：本文介紹了一種同步測周期計(jì)數(shù)器的設(shè)計(jì)，并基于該計(jì)數(shù)器設(shè)計(jì)了一個(gè)高精度的數(shù)字頻率計(jì)。文中給出了計(jì)數(shù)器的VHDL編碼，并對頻率計(jì)的FPGA實(shí)現(xiàn)進(jìn)行了仿真驗(yàn)證，給出了測試結(jié)果。關(guān)鍵詞：頻率計(jì)；VHDL；FPGA；周期測量在現(xiàn)代數(shù)字電路設(shè)計(jì)中，采用FPGA結(jié)合硬件描述語言VHDL可以設(shè)計(jì)出各種復(fù)雜的時(shí)序和邏輯電路，具有設(shè)計(jì)靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA，采用同步測周期的方法來實(shí)現(xiàn)寬頻段高精度數(shù)字頻率計(jì)的設(shè)計(jì)。圖1 同步測周期計(jì)數(shù)器
關(guān)鍵字： FPGA VHDL 頻率計(jì) 周期測量