3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機(jī) 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	現(xiàn)場可編程門陣列(fpga)
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
                                
          
                    
          FPGA廠商謀求便攜電子江山
          
                                                            
            
                    	
          •                  ——QuickLogic公司新近推出“北極熊”方案     縱觀近幾年集成電路與應(yīng)用行業(yè)的發(fā)展?fàn)顩r，F(xiàn)PGA技術(shù)的廣泛應(yīng)用和消費(fèi)類電子產(chǎn)品的快速增長是其中奪目的亮點(diǎn)。現(xiàn)在，這兩者之間開始出現(xiàn)相互融合的趨勢——FPGA一改平日價(jià)格高不可攀的傲慢，相繼推出了多款低價(jià)產(chǎn)品，再加上其天生的靈活
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  單片機(jī)  工業(yè)控制  嵌入式系統(tǒng)  工業(yè)控制                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          XILINX 推出下一代 VIRTEX FPGA
          
                                                            
            
                    	
          • 新系列通過為高性能 DSP、嵌入式和串行連接性應(yīng)用領(lǐng)域提供功能強(qiáng)大的系統(tǒng)級解決方案，進(jìn)一步推動 FPGA 進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場 在Globalpress 2006 全球電子峰會上，可編程邏輯解決方案全球領(lǐng)先供應(yīng)商及 FPGA 發(fā)明廠商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
            • 
                    	                        
          • 關(guān)鍵字：
                        VIRTEX  FPGA  XILINX  模擬技術(shù)                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          XILINX推出下一代 VIRTEX FPGA
          
                                                            
            
                    	
          • 新系列通過為高性能 DSP、嵌入式和串行連接性應(yīng)用領(lǐng)域提供功能強(qiáng)大的系統(tǒng)級解決方案，進(jìn)一步推動 FPGA 進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場 在Globalpress 2006 全球電子峰會上，可編程邏輯解決方案全球領(lǐng)先供應(yīng)商及 FPGA 發(fā)明廠商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  VIRTEX  XILINX  模擬技術(shù)                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          利用APTIX MP3C和Spartan-IIE FPGA實(shí)現(xiàn)數(shù)據(jù)系統(tǒng)的
          
                                                            
            
                    	
          • 隨著數(shù)字電路設(shè)計(jì)的規(guī)模及復(fù)雜程度的提高，對其進(jìn)行測試試驗(yàn)證所花費(fèi)的時(shí)間和費(fèi)用也隨之提高，所以減少測試驗(yàn)證成本是當(dāng)前數(shù)字電路設(shè)計(jì)的關(guān)鍵。
            • 
                    	                        
          • 關(guān)鍵字：
                        Spartan-IIE  APTIX  MP3C  FPGA                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的高級數(shù)據(jù)加密AES中的字節(jié)替換設(shè)計(jì)
          
                                                            
            
                    	
          • 介紹AES中的字節(jié)替換算法原理并闡述基于FPGA的設(shè)計(jì)和實(shí)現(xiàn)。為了提高系統(tǒng)工作速度，在設(shè)計(jì)中應(yīng)用了流水線技術(shù)。
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  AES  數(shù)據(jù)加密  字節(jié)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Altium一體化設(shè)計(jì)消除FPGA到PCB障礙
          
                                                            
            
                    	
          •       Altium宣布Altium 公司的最新一體化電子產(chǎn)品開發(fā)系統(tǒng)Altium Designer 6.0 極大地增強(qiáng)了FPGA-PCB 協(xié)同設(shè)計(jì)的能力，工程師可以充分利用FPGA 作為系統(tǒng)平臺，而且簡化大型FPGA 與物理PCB 平臺的集成。       雖然人們早就認(rèn)識到了FPGA 給邏輯
            • 
                    	                        
          • 關(guān)鍵字：
                        Altium  FPGA  PCB  PCB  電路板                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          BittWare用FPGA實(shí)現(xiàn)I/O開關(guān)量大于5Gbps
          
                                                            
            
                    	
          • 　　BittWare是混合(DSP和FPGA)電路板級方案供應(yīng)商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術(shù)，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構(gòu))、I/O切換和處理器件。 　　ATLANTiS采用FPGA實(shí)現(xiàn)，便于板外I/O通訊路由和處理，允許系統(tǒng)設(shè)計(jì)師們設(shè)置并動態(tài)連接。所有輸入和輸出均通過ATLANTiS進(jìn)行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設(shè)及板載F
            • 
                    	                        
          • 關(guān)鍵字：
                        5Gbps  BittWare  FPGA  I/O                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          用FPGA控制CLC5958型A/D轉(zhuǎn)換器實(shí)現(xiàn)的高速PCI數(shù)據(jù)采集卡
          
                                                            
                    
          
                
          
                                
          
                    
          采用FPGA的低功耗系統(tǒng)設(shè)計(jì)
          
                                                            
            
                    	
          • 　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。  　　功耗的三個(gè)主要來源是啟動、待機(jī)和動態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動電流；待機(jī)功耗又稱作靜態(tài)功耗，是電源開啟但I(xiàn)/O上沒有開關(guān)活動時(shí)器件的功耗；動態(tài)功耗是指器件正常工作時(shí)的功耗。  　　啟動電流因器件而異
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  嵌入式  消費(fèi)電子                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器
          
                                                            
            
                    	
          • 介紹了SDRAM的特點(diǎn)和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法，使用該方法實(shí)現(xiàn)的控制器可非常方便地對SDRAM進(jìn)行控制。
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  SDRAM  FPGA  控制器                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的毫米波多目標(biāo)信號形成技術(shù)的研究
          
                                                            
            
                    	
          • 毫米波多目標(biāo)信號發(fā)生器通過模擬的方法產(chǎn)生多種類型高精度的雷達(dá)多目標(biāo)回波信號，在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對雷達(dá)系統(tǒng)后級進(jìn)行調(diào)試，便于制導(dǎo)武器的性能測試，大大加快新武器的研制進(jìn)程。毫米波多目標(biāo)信號產(chǎn)生的關(guān)鍵是要求回波信號距離分辨率極高，常規(guī)的多目標(biāo)信號產(chǎn)生方法如使用數(shù)字延時(shí)線產(chǎn)生多目標(biāo)之間的延時(shí)，其控制不靈活，并且有些延時(shí)線需要接ECL電源，使用不方便也增加了設(shè)計(jì)的復(fù)雜度。使用分立元件實(shí)現(xiàn)延時(shí)則使電路元件過多，電路的穩(wěn)定性及延時(shí)的精確性也會大大降低。本文介紹一種新的產(chǎn)生毫米波雷達(dá)模擬器的多目標(biāo)信號的方法
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA 設(shè)計(jì)的四種常用思想與技巧
          
                                                            
            
                    	
          • 　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。
　　FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！
乒乓操作

            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  嵌入式                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          大型設(shè)計(jì)中FPGA的多時(shí)鐘策略
          
                                                            
            
                    	
          • 　　利用FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對這些設(shè)計(jì)策略深入闡述。
　　FPGA 設(shè)計(jì)的第一步是決定需要什么樣的時(shí)鐘速率，設(shè)計(jì)中最快的時(shí)鐘將確定FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設(shè)計(jì)中兩個(gè)觸發(fā)器之間一個(gè)信號的傳輸時(shí)間P 來決定，如果P 大于時(shí)鐘周期T，則當(dāng)信號在一個(gè)觸發(fā)
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  嵌入式                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn)
          
                                                            
            
                    	
          • 　　算術(shù)編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術(shù)編碼的一個(gè)重要特點(diǎn)就是可以按分?jǐn)?shù)比特逼近信源熵，突破了Haffman編碼每個(gè)符號只不過能按整數(shù)個(gè)比特逼近信源熵的限制。對信源進(jìn)行算術(shù)編碼，往往需要兩個(gè)過程，第一個(gè)過程是建立信源概率表，第二個(gè)過程是對信源發(fā)出的符號序列進(jìn)行掃描編碼。而自適應(yīng)算術(shù)編碼在對符號序列進(jìn)行掃描的過程中，可一次完成上述兩個(gè)過程，即根據(jù)恰當(dāng)?shù)母怕使烙?jì)模型和當(dāng)前符號序列中各符號出現(xiàn)的頻率，自適應(yīng)地調(diào)整各符號的概率估計(jì)值，同時(shí)完成編碼。盡管從編碼效率上看不如已
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  嵌入式                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共6406條
	421/428		|‹
			«
																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																				419																420																421																422																423																424																425																426																427																428							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          現(xiàn)場可編程門陣列(fpga)介紹
          
      			
          
		      	
          
		      			      			      	您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
           
		      	歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條
		      			      	
          
    		
          
  		
          
  		  		  		
  		  		  		
  		  		  		
  		  		            
        		  		
          
    		
          
      			
          
        			
          熱門主題
          
      			
          
      			
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機(jī)EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();