3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	(pll
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          從概念到關鍵指標，一文弄清PLL頻率合成器那些事
          
                                                            
                                        
            
                    	
          • 因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。 什么是PL
            • 
                    	                        
          • 關鍵字：
                        PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          微波頻率合成器提供多倍頻程覆蓋范圍和出色的相位噪聲性能 
          
                                                            
                                        
            
                    	
          • 簡介市場對更高帶寬和更高數(shù)據(jù)速率的需求日益增加，系統(tǒng)頻率和調制速率要求不斷提高。隨著曾經用于軍事和國防領域的應用進入消費市場，低功耗變得至關重要。在滿足這些要求的同時，還需要保證：不會犧牲電氣性能或功能。為了滿足這些要求，除了改善進信噪比(SNR)、誤碼率(BER)和用戶熟悉的優(yōu)質服務外，還必須改善本地振蕩器(LO)的相位噪聲。?新推出的?ADF5610?是一款集成式鎖相環(huán)(PLL)和壓控振蕩器(VCO)，充分體現(xiàn)了ADI致力于解決這些問題最終取得的成果。頻率覆蓋范圍ADF5
            • 
                    	                        
          • 關鍵字：
                        SNR  LO  VCO  LUT  PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          驅動高壓鎖相環(huán)頻率合成器電路的VCO
          
                                                            
                                        
            
                    	
          • 鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和鑒相器組成的反饋系統(tǒng)，振蕩器信號跟蹤施加的頻率或相位調制信號是否具有正確的頻率和相位。需要從固定低頻率信號生成穩(wěn)定的高輸出頻率時，或者需要頻率快速變化時，都可以使用PLL。典型應用包括采用高頻率、電信和測量技術實現(xiàn)濾波、調制和解調，以及實現(xiàn)頻率合成。圖1所示為基于PLL的頻率合成器框圖。VCO生成輸出信號。通過PLL將其保持在設定頻率，并鎖定到基準頻率?；鶞暑l率通常由非常精準的石英振蕩器提供。在鎖相環(huán)電路的反饋路徑部分，在鑒相器前通過分頻器提供可調的VCO分頻
            • 
                    	                        
          • 關鍵字：
                        VCO  PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          微電網模擬系統(tǒng)
          
                                                            
                                        
            
                    	
          • 系統(tǒng)采用三相半橋拓撲，以STM32F407ZET6單片機為主從控制器，主控制器在dq坐標下進行控制實現(xiàn)三相穩(wěn)壓輸出，從控制器采用主從均流控制實現(xiàn)兩臺三相逆變器的電流分配，采用三相同步鎖相環(huán)(SRP-PLL)。逆變器單獨工作時，輸出交流母線電壓為24.01 V，頻率為49.99 Hz，總諧波畸變率為1.63%，系統(tǒng)整體效率為92.33%，負載調整率為0.12%。逆變器并聯(lián)工作時，系統(tǒng)實現(xiàn)了兩臺逆變器輸出功率比可調，輸出線電流折算值誤差最大值為0.06 A，并聯(lián)工作負載調整率為0.21%。此外，系統(tǒng)具有友好的
            • 
                    	                        
          • 關鍵字：
                        三相逆變器  主從均流  SPF-PLL  201809                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PLL設計注意事項----之電源設計
          
                                                            
            
                    	
          • PLL(Phase Locked Loop)： 為鎖相回路或鎖相環(huán),用來統(tǒng)一整合時脈訊號,使內存能正確的存取資料。PLL用于振蕩器中的反饋技術。鎖相環(huán)通常由鑒相器(PD)、
            • 
                    	                        
          • 關鍵字：
                        PLL  振蕩器  DCDC                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          如何確保頻率的準確測量
          
                                                            
                                        
            
                    	
          • 　　功率分析儀在測試時出現(xiàn)的數(shù)據(jù)跳動、效率異常等現(xiàn)象，很多時候與信號的頻率是否準確測量有著很大的關系，本文就對頻率測量的重要性進行分析，希望能幫助大家進行更準確的測量?！　∈紫任覀儊砜纯礊槭裁搭l率的測量對其他參數(shù)會造成如此大的影響?！　⊥皆吹倪x擇　　用過功率分析儀的工程師一定會記得，在對儀器進行設置的時候，一個叫“同步源”的設置選項，該選項包括了各個測試通道的電壓和電流，工程師可以自主來進行選擇。該選項的選擇對直流信號測試影響不大，但對交流信號的測試會有很大的影響。原因是因為如果交流信號測量數(shù)據(jù)的間隔如
            • 
                    	                        
          • 關鍵字：
                        PLL  頻率                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          常用射頻模塊電路推薦布局方案
          
                                                            
                                        
            
                    	
          • 　　1 頻綜布局　　單頻綜布局。通常采取如圖形狀進行布局：左臂支為參考頻率源及鎖相環(huán)控制電路，右臂支為壓控制振蕩器(VCO)輸出隔離放大電路。中部環(huán)狀為鎖相環(huán)(PLL)　　乒乓切換式頻綜布局，又叫音叉式布局：音叉的兩臂為對稱兩個 PLL 頻綜，臂交匯點為開關切換裝置。公共臂為切換后輸出放大兩路?！　《嗤ǖ朗瞻l(fā)接收機或者發(fā)射機本振電平分配電路布局：對稱樹狀布局?！　? 混頻器(MIXER)電路布局　　混頻電路又稱上下變頻電路，是發(fā)射機和超外差式接收機的重要組成部分，是一種典型的頻譜搬移電路。對于接收機來講，
            • 
                    	                        
          • 關鍵字：
                        射頻，PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA學習：PLL分頻計數(shù)的LED閃爍實例
          
                                                            
                                        
            
                    	
          • 　　如圖8.17所示，本實例將用到FPGA內部的PLL資源，輸入FPGA引腳上的25MHz時鐘，配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時鐘信號，這4路時鐘信號又分別驅動4個不同位寬的計數(shù)器不停的計數(shù)工作，這些計數(shù)器的最高位最終輸出用于控制4個不同的LED亮滅。由于這4個時鐘頻率都有一定的倍數(shù)關系，所以我們也很容易通過調整合理的計數(shù)器位寬，達到4個LED閃爍一致的控制。　　  
 　　cy4.v模塊代碼解析　　先來看cy4.v模塊的
            • 
                    	                        
          • 關鍵字：
                        FPGA  PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機原理圖
          
                                                            
            
                    	
          • 寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機原理圖-本電路為寬帶直接變頻發(fā)射機模擬部分的完整實現(xiàn)方案（模擬基帶輸入、RF輸出）。通過使用鎖相環(huán)（PLL）和寬帶集成電壓控制振蕩器（VCO），本電路支持500 MHz至4.4 GHz范圍內的RF頻率。對來自PLL本振（LO）進行諧波濾波，確保提供出色的正交精度、邊帶抑制和低EVM。
            • 
                    	                        
          • 關鍵字：
                        VCO  PLL  ADI  變頻發(fā)射機                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          利用可編程振蕩器增強FPGA應用
          
                                                            
            
                    	
          • 利用可編程振蕩器增強FPGA應用-可編程時鐘振蕩器用作FPGA系統(tǒng)的時序參考，可提供一系列優(yōu)勢。其中首要優(yōu)勢是為了實現(xiàn)時鐘樹優(yōu)化而進行高分辨率頻率選擇時所帶來的設計靈活性，另一個巨大優(yōu)勢是具有可以減少電磁干擾（EMI）的擴頻調制功能。
            • 
                    	                        
          • 關鍵字：
                        DLL  PLL  FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？
          
                                                            
            
                    	
          • PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？-一般在altera公司的產品上出現(xiàn)PLL的多，而xilinux公司的產品則更多的是DLL，開始本人也以為是兩個公司的不同說法而已，后來在論壇上見到有人在問兩者的不同，細看下，原來真是兩個不一樣的家伙。
            • 
                    	                        
          • 關鍵字：
                        鎖相環(huán)  DLL  PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PLL鎖相環(huán)的特性、應用與其基本工作過程
          
                                                            
            
                    	
          • PLL鎖相環(huán)的特性、應用與其基本工作過程-PLL（Phase Locked Loop），也稱為鎖相環(huán)路（PLL）或鎖相環(huán)，它能使受控振蕩器的頻率和相位均與輸入?yún)⒖夹盘柋３滞?，稱為相位鎖定，簡稱鎖相。
            • 
                    	                        
          • 關鍵字：
                        pll  鎖相環(huán)                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PLL鎖相環(huán)的基本結構及工作原理
          
                                                            
            
                    	
          • PLL鎖相環(huán)的基本結構及工作原理-PLL（Phase Locked Loop）： 為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時脈訊號，使高頻器件正常工作，如內存的存取資料等。PLL用于振蕩器中的反饋技術。 許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步。
            • 
                    	                        
          • 關鍵字：
                        pll  鎖相環(huán)                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          如何滿足復雜系統(tǒng)的高性能時序需求
          
                                                            
                                        
            
                    	
          • 　　時鐘設備設計使用 I2C 可編程小數(shù)鎖相環(huán) (PLL)，可滿足高性能時序需求，這樣可以產生零 PPM(百萬分之一)合成誤差的頻率。高性能時鐘 IC 具有多個時鐘輸出，用于驅動打印機、掃描儀和路由器等應用系統(tǒng)的子系統(tǒng)，例如處理器、FPGA、數(shù)據(jù)轉換器等。此類復雜系統(tǒng)需要動態(tài)更新參考時鐘的頻率，以實現(xiàn) PCIe 和以太網等其它諸多協(xié)議?！　r鐘 IC 屬于 I2C 從器件，需要主控制器來
            • 
                    	                        
          • 關鍵字：
                        I2C  PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          信號鏈基礎知識#54  誰是音頻時鐘的“老板”，誰是主，誰又是從呢？
          
                                                            
            
                    	
          • 如果轉換器為一個 I2S 從器件，則您必須通過相同源（如果轉換器帶有，則可以依靠內部 PLL），提供所有三個 I2S 時鐘（MCK、BCK 和 LRCK）。
            • 
                    	                        
          • 關鍵字：
                        I2S  DSP  DAC  TI  MCK  SCK  PLL  BCK  LRCK  壓控振蕩器  VCO  音頻                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共145條
	1/10															1																2																3																4																5																6																7																8																9																10							»
			›|
		
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關于我們 - 
        		廣告服務 - 
        		企業(yè)會員服務 - 
        		網站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();