<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> asic-to-fpga

          Tensilica發(fā)布四款用于SoC設(shè)計的視頻處理引擎

          •   Tensilica發(fā)布預(yù)先定制的四款用于SoC設(shè)計的Diamond Standard VDO(ViDeO)處理器引擎,可以支持多標(biāo)準(zhǔn)多分辨率視頻模塊。面向移動手機(jī)和個人媒體播放器(PMPs)應(yīng)用,這些視頻子系統(tǒng)的設(shè)計是完全可編程,可以支持所有流行的VGA和SD(也稱D1)視頻編解碼算法。包括H.264  Main Profile、VC-1 Main Profile, MPEG-4 Advanced Si
          • 關(guān)鍵字: SoC設(shè)計  Tensilica  視頻處理引擎  消費(fèi)電子  SoC  ASIC  消費(fèi)電子  

          龍芯稅控SoC中Bootloader的設(shè)計與分析

          • 摘要: 本文介紹了龍芯稅控SoC中Bootloader的設(shè)計過程, 并詳細(xì)分析了Bootloader中關(guān)于外部中斷(IRQ)處理的詳細(xì)過程。關(guān)鍵詞: 引導(dǎo)程序;龍芯;SoC;嵌入式系統(tǒng);uCOS-II 前言Bootloader是系統(tǒng)加電運(yùn)行的第一段軟件代碼。在嵌入式系統(tǒng)[2]中,通常并沒有像BIOS那樣的固件程序,因此整個系統(tǒng)的加載啟動任務(wù)就完全由Bootloader來完成。Bootloader是底層硬件和上層應(yīng)用軟件之間的一個中間件軟件。它創(chuàng)建內(nèi)核需要的一些信息并將這些信息通過相關(guān)
          • 關(guān)鍵字: 0611_A  SoC  uCOS-II  工業(yè)控制  龍芯  嵌入式系統(tǒng)  引導(dǎo)程序  雜志_設(shè)計天地  SoC  ASIC  工業(yè)控制  

          FPGA協(xié)同處理的優(yōu)勢

          • 摘要: 本文介紹的ESL技術(shù)為傳統(tǒng)的DSP系統(tǒng)設(shè)計人員提供了有效的FPGA的設(shè)計實(shí)現(xiàn)方法。關(guān)鍵詞: DSP;FPGA;ESL 傳統(tǒng)的、基于通用DSP處理器并運(yùn)行由C語言開發(fā)的算法的高性能DSP平臺,正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠?yàn)楫a(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢。盡管優(yōu)勢如此明顯,但習(xí)慣于使用基于處理器的系統(tǒng)進(jìn)行設(shè)計的團(tuán)隊,仍會避免使用FPGA,因?yàn)樗麄內(nèi)狈Ρ匾挠布寄?,來將FPGA用作協(xié)處理器(圖1)。不熟悉像VHDL和Verilog這樣
          • 關(guān)鍵字: 0611_A  DSP  ESL  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_技術(shù)長廊  

          FPGA進(jìn)入嵌入式領(lǐng)域,處理器內(nèi)核成關(guān)鍵

          • 全球FPGA整體市場最近幾年迅速擴(kuò)大,其中與嵌入式FPGA處理器相關(guān)的Design Win數(shù)量正在迅速增長,潛力巨大。就像打開潘多拉的盒子,有了可以運(yùn)行操作系統(tǒng)或?qū)崟r操作系統(tǒng)的處理器內(nèi)核,相信FPGA正在真正意義上大規(guī)模進(jìn)入嵌入式設(shè)計領(lǐng)域。 從Xilinx、Altera到Actel、Lattice,F(xiàn)PGA提供商都已經(jīng)有可在FPGA邏輯模塊旁實(shí)現(xiàn)的“硬”核,或者可以直接在FPGA結(jié)構(gòu)中運(yùn)行的“軟” 核處理器。硬核的好處是能夠提供更快的數(shù)據(jù)處理能力,所謂軟核需要FPGA廠商提供的PLD軟件進(jìn)行配置,然后固
          • 關(guān)鍵字: 0611_A  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_技術(shù)長廊  

          賽靈思90nm FPGA平臺出貨量達(dá)2600萬片

          •  再創(chuàng)可編程邏輯器件行業(yè)新紀(jì)錄 賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX))在北京宣布:該公司90nm FPGA平臺出貨量達(dá)2600萬片,再一次刷新了可編程邏輯行業(yè)(PLD)新記錄。賽靈思包括Spartan™-3 和Virtex™-4 FPGA兩大旗艦產(chǎn)品系列在內(nèi)的90nm FPGA平臺廣受市場歡迎,以累計營收計算,在全球90nm FPGA市場上贏得了約70
          • 關(guān)鍵字: 90nm  FPGA  FPGA平臺  出貨量  單片機(jī)  嵌入式系統(tǒng)  賽靈思  

          基于FPGA的DDS調(diào)頻信號的研究與實(shí)現(xiàn)

          • 1 引言 直接數(shù)字頻率合成器(DDS)技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能和多功能的DDS芯片,專用DDS芯片采用了特定工藝,內(nèi)部數(shù)字信號抖動很小,輸出信號的質(zhì)量高。然而在某些場合,由于專用的DDS芯片的控制方式是固定的,故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大,這時如果用高性能的FPGA器件設(shè)計符合自己需要的DDS電路就是一個很好的解
          • 關(guān)鍵字: DDS  FPGA  單片機(jī)  調(diào)頻信號  嵌入式系統(tǒng)  

          英特爾表示SoC已死,未來主流3D架構(gòu)電路

          •     英特爾公司芯片架構(gòu)經(jīng)理Jay Heeb日前在國際固態(tài)電路會議(ISSCC)上表示,由于單芯片系統(tǒng)級封裝(SoC,System-on-Chip)需要的光罩層數(shù)會越來越多,潛在的成本問題將愈來愈嚴(yán)重,因此這種高成本的平面堆棧封裝技術(shù)事實(shí)上已經(jīng)走到盡頭,預(yù)計SoC未來勢必會被他所提出的So3D(System-in-3D package)3D架構(gòu)電路封裝完全所取代。   Heeb進(jìn)一步指出,事實(shí)上用封裝技術(shù)來形容So3D技術(shù)已不準(zhǔn)確,因?yàn)檫@種3D架構(gòu)技術(shù)遠(yuǎn)遠(yuǎn)超出傳統(tǒng)封裝技術(shù)所
          • 關(guān)鍵字: SoC  ASIC  

          遠(yuǎn)程測控中嵌入式Web服務(wù)器的FPGA實(shí)現(xiàn)

          • 引 言    嵌入式系統(tǒng)是指被嵌入到各種產(chǎn)品或工程應(yīng)用中以微處理器或微控制器為核心的軟硬件系統(tǒng)。嵌入式系統(tǒng)與Internet技術(shù)相結(jié)合,形成的嵌入式Internet技術(shù)是近幾年隨著計算機(jī)網(wǎng)絡(luò)技術(shù)的普及而發(fā)展起來的一項新興技術(shù)。工程技術(shù)人員、管理人員或調(diào)試人員通過Web而不用親臨現(xiàn)場就可以得到遠(yuǎn)程數(shù)據(jù),并對測控儀器進(jìn)行控制、校準(zhǔn)等工作。這里介紹利用嵌入式軟核處理器Nios II及廣泛應(yīng)用的嵌入式操作系統(tǒng)uClinux來實(shí)現(xiàn)電網(wǎng)參數(shù)的遠(yuǎn)程測控服務(wù)器的功能。 &
          • 關(guān)鍵字: FPGA  Web  單片機(jī)  工業(yè)控制  嵌入式系統(tǒng)  遠(yuǎn)程測控  工業(yè)控制  

          基于DSP+FPGA的便攜數(shù)字存儲示波表設(shè)計

          • 本文提出了一種基于DSP+FPGA的嵌入式便攜數(shù)字存儲示波表的設(shè)計方案,充分利用微控制器技術(shù)和ASIC技術(shù)實(shí)現(xiàn)了嵌入式實(shí)時處理,很好地達(dá)到了體積小、重量輕、功能強(qiáng)、可靠性高的要求。
          • 關(guān)鍵字: FPGA  DSP  便攜  數(shù)字存儲    

          使用FPGA和IP Core實(shí)現(xiàn)定制緩沖管理

          • 在通信網(wǎng)絡(luò)系統(tǒng)中,流量管理的核心是緩存管理、隊列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)、工作原理及設(shè)計方法 目前硬件高速轉(zhuǎn)發(fā)技術(shù)的趨勢是將整個轉(zhuǎn)發(fā)分成兩個部分:PE(Protocol Engine,協(xié)議引擎)和TM(Traffic Management,流量管理)。其中PE完成協(xié)議處理,TM負(fù)責(zé)完成隊列調(diào)度、緩存管理、流量整形、QOS等功能,TM與轉(zhuǎn)發(fā)協(xié)議無關(guān)。 隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network
          • 關(guān)鍵字: Core  FPGA  IP  單片機(jī)  嵌入式系統(tǒng)  通訊  網(wǎng)絡(luò)  無線  

          使用一個FPGA便可實(shí)現(xiàn)的64通道下變頻器

          • RF Engines公司的ChannelCore64使設(shè)計者能夠用一個可對FPGA編程的IP核來替代多達(dá)16個DDC(直接下變頻器)ASIC,可顯著減少PCB面積,降低功耗而且增加靈活性。和原來的方法相比,新方法是降低成本的典型代表,隨著通道數(shù)目的增加,降低成本的需求愈加突出。在提供靈活性和簡化設(shè)計的同時,這種方法也能降低功耗。ChannelCore64的應(yīng)用包括無線基站,衛(wèi)星地面站和其它多通道無線電接收器等。在這些系統(tǒng)應(yīng)用中,需要從一個頻帶非常寬的信號中提取很多具有不同帶寬的通道(或者信號),然后將整個
          • 關(guān)鍵字: ChannelCore64  FPGA  單片機(jī)  嵌入式系統(tǒng)  

          基于單片機(jī)的FPGA并行配置方法

          • 在當(dāng)今變化的市場環(huán)境中,產(chǎn)品是否便于現(xiàn)場升級、是否便于靈活使用,已成為產(chǎn)品能否進(jìn)入市場的關(guān)鍵因素。在這種背景下,altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。這類器件的配置數(shù)據(jù)存儲在SRAM中。由于SRAM的掉電易失性,系統(tǒng)每次上電時,必須重新配置數(shù)據(jù),只有在數(shù)據(jù)配置正確的情況下系統(tǒng)才能正常工作。這種器件的優(yōu)點(diǎn)是可在線重新配置ICR(In-Circuit Reconfigurability),在線配置方式一般有兩類:一是通過下載電費(fèi)由計算機(jī)直接對其進(jìn)行配置;二是通過微處理器對其
          • 關(guān)鍵字: altera  FPGA  單片機(jī)  可編程邏輯  配置數(shù)據(jù)  嵌入式系統(tǒng)  

          基于FPGA的相檢寬帶測頻系統(tǒng)的設(shè)計

          AMI Semiconductor繼續(xù)領(lǐng)跑FPGA-to-ASIC轉(zhuǎn)換行業(yè)

          •  現(xiàn)在轉(zhuǎn)換90nm Xilinx和Altera FPGA AMI Semiconductor, Inc. (AMIS) 今日宣布,它已具備將1.2伏90nm FPGA轉(zhuǎn)換為基于單元的130nm ASIC的能力。有了這種能力的支持,OEM就能從昂貴的高密FPGA原型制作轉(zhuǎn)到更節(jié)省成本的ASIC生產(chǎn)。 AMIS是首家供應(yīng)Altera和Xilinx 90nm FPGA所用嵌入式替換組件的公司,主要面向通
          • 關(guān)鍵字: AMI  FPGA  FPGA-to-ASIC  Semiconductor  單片機(jī)  嵌入式系統(tǒng)  轉(zhuǎn)換行業(yè)  

          賽靈思面向最新VIRTEX-5 LXT平臺

          • 最新的8.2i升級了ISE,PlanAhead和Chipscope Pro設(shè)計軟件加速設(shè)計收斂并為Virtex-5 LXT FPGA提供增強(qiáng)的生產(chǎn)力。  賽靈思公司今天宣布面向最新Virtex™-5 LXT FPGA平臺推出完整的邏輯設(shè)計解決方案,包含升級版集成軟件環(huán)境(ISE™)設(shè)計工具。Virtex™-5 LXT FPGA平臺是業(yè)內(nèi)第一款提供硬代碼PCI Express®
          • 關(guān)鍵字: FPGA  邏輯設(shè)計  賽靈思  
          共6761條 434/451 |‹ « 432 433 434 435 436 437 438 439 440 441 » ›|

          asic-to-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
          歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          ASIC-to-FPGA    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();