<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> avant fpga

          賽靈思7系列FPGA實(shí)現(xiàn)3D和4K2K逼真顯示

          • 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出基于 28 nm Kintex?-7 FPGA 的全新目標(biāo)參考設(shè)計(jì)和全新開(kāi)發(fā)基板,以加速新一代 3D 和 4K2K 顯示技術(shù)的開(kāi)發(fā),旨在為消費(fèi)者帶來(lái)更加豐富的沉浸式體驗(yàn)。在全球最大的消費(fèi)電子展會(huì) 2012 國(guó)際消費(fèi)電子展(CES)上,參會(huì)人員可蒞臨賽靈思 MP25556 號(hào)展臺(tái),觀看這些與高級(jí)賽靈思聯(lián)盟計(jì)劃成員東京電子器件有限公司(Tokyo Electron Device Ltd. (TED) )聯(lián)合
          • 關(guān)鍵字: Xilinx  FPGA  Kintex-7  

          使用LabVIEW和FPGA來(lái)創(chuàng)建一個(gè)自動(dòng)化的微控制器測(cè)試

          • 使用NI公司的產(chǎn)品,我們可以使用一套軟硬件解決方案,輕而易舉地測(cè)試不同的微控制器外設(shè)。我們使用NI的產(chǎn)品,通過(guò)向自動(dòng)化框架提供易用的接口,使我們的測(cè)試系統(tǒng)自動(dòng)化,這樣節(jié)省了大量的精力和成本。ndash; Zalm
          • 關(guān)鍵字: LabVIEW  FPGA  自動(dòng)化  微控制器    

          交通信號(hào)燈控制電路的FPGA設(shè)計(jì)

          • 摘要:介紹了一種交通信號(hào)燈控制電路的功能及其設(shè)計(jì)方案,給出了具體電路的邏輯設(shè)計(jì)結(jié)果,并通過(guò)QuartusII 5.0軟 ...
          • 關(guān)鍵字: 交通燈控制  FPGA  定時(shí)  譯碼    

          基于FPGA與單片機(jī)的波形發(fā)生器設(shè)計(jì)

          • 摘要:利用FPGA與單片機(jī)相結(jié)合的方法,使用單片機(jī)控制FPGA產(chǎn)生頻率為10Hz~20kHz的正弦波,鋸齒波,三角波和四路分別 ...
          • 關(guān)鍵字: FPGA  單片機(jī)  VHDL  DDS    

          FPGA中的處理器概述

          • FPGA中的處理器概述,可編程邏輯業(yè)對(duì)微處理器核的報(bào)道層出不窮,包括與ARM和MIPS的協(xié)議,這些討論已經(jīng)持續(xù)了數(shù)年。然而,討論的主題大體上沒(méi)什么改變,諸如采用硬核還是軟核?采用供應(yīng)商的特定標(biāo)準(zhǔn)還是行業(yè)標(biāo)準(zhǔn)?這些核如何用來(lái)全方位地支持
          • 關(guān)鍵字: 概述  處理器  FPGA  

          FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較

          • FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較, MicroBlaze處理器是賽靈思(Xilinx)在嵌入式開(kāi)發(fā)套件 (EDK) 中提供的兩款32位內(nèi)核之一,是實(shí)現(xiàn)硬件加速的靈活工具。圖1是MicroBlaze的典型設(shè)計(jì)。該內(nèi)核含有一個(gè)32位乘法器,但不含浮點(diǎn)單元(FPU)、桶式移位器或?qū)S糜?/li>
          • 關(guān)鍵字: 內(nèi)核  比較  控制器  標(biāo)準(zhǔn)  解決方案  FPGA  

          基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案設(shè)計(jì)

          • 基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案設(shè)計(jì),FPGA是通過(guò)邏輯組合電路來(lái)實(shí)現(xiàn)各種功能的器件。由于FPGA內(nèi)部集成了大量的邏輯資源和可配置的I/O引腳,加上獨(dú)特的并行處理架構(gòu),可以輕松實(shí)現(xiàn)同時(shí)對(duì)多個(gè)外部設(shè)備的配置和管理,以及內(nèi)外各種接口數(shù)據(jù)的傳輸?,F(xiàn)在開(kāi)發(fā)廠
          • 關(guān)鍵字: 操作系統(tǒng)  解決  方案設(shè)計(jì)  Linux  嵌入式  Xilinx  FPGA  基于  

          FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略

          •  1 引言  基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)中大都推薦采用同步時(shí)序的設(shè)計(jì),也就是單時(shí)鐘系統(tǒng)。但是實(shí)際的工程中,純粹單時(shí)鐘系統(tǒng)設(shè)計(jì)的情況很少,特別是設(shè)計(jì)模塊與外圍芯片的通信中,跨時(shí)鐘域的情況經(jīng)常不可避免。如果對(duì)跨
          • 關(guān)鍵字: FPGA  異步時(shí)鐘  策略    

          基于FPGA的搶答器設(shè)計(jì)與實(shí)現(xiàn)

          •  搶答器在各類(lèi)競(jìng)賽中的必備設(shè)備,有單路輸入的,也有組輸入方式,本設(shè)計(jì)以FPGA 為基礎(chǔ)設(shè)計(jì)了有三組輸入(每組三人),具有搶答計(jì)時(shí)控制,能夠?qū)Ω鲹尨鹦〗M成績(jī)進(jìn)行相應(yīng)加減操作的通用型搶答器;現(xiàn)行的搶答器中主要有
          • 關(guān)鍵字: FPGA  搶答器設(shè)計(jì)    

          基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計(jì)

          • 0 前言隨著計(jì)算機(jī)和半導(dǎo)體技術(shù)的發(fā)展,LED大屏幕顯示系統(tǒng)成為集計(jì)算機(jī)控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大
          • 關(guān)鍵字: 控制系統(tǒng)  設(shè)計(jì)  顯示器  大屏幕  ARM  FPGA  基于  

          基于FPGA的1553B總線接口板設(shè)計(jì)

          • 引言目前國(guó)內(nèi)對(duì)1553B總線接口板的設(shè)計(jì)一般基于DDC公司BU-61580協(xié)議芯片完成,但只能完成協(xié)議處理部...
          • 關(guān)鍵字: FPGA  1553B總線  

          基于FPGA的錯(cuò)誤檢測(cè)與糾正電路的方案設(shè)計(jì)

          • 基于FPGA的錯(cuò)誤檢測(cè)與糾正電路的方案設(shè)計(jì),摘要:針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器(RAM)電路誤碼影響的情況,根據(jù)糾錯(cuò)編碼的基本原理,提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的EDAC算法;通過(guò)VHDL語(yǔ)言編程設(shè)計(jì),由FPGA器件來(lái)實(shí)現(xiàn),并給出仿真結(jié)果。
          • 關(guān)鍵字: 電路  方案設(shè)計(jì)  糾正  檢測(cè)  FPGA  錯(cuò)誤  基于  

          賽靈思7系列FPGA產(chǎn)品新聞發(fā)布

          • 日前,賽靈思發(fā)布題為《賽靈思基于業(yè)界首款統(tǒng)一可擴(kuò)展架構(gòu)的 7 系列 FPGA ,將功耗銳減 50%,容量高達(dá) 200 萬(wàn)個(gè)邏輯單元》的新聞稿,賽靈思以其全新 Artix-7、Kintex-7 以及 Virtex-7 FPGA 系列將可編程邏輯器件推向更廣闊的應(yīng)用市場(chǎng)。賽靈思全新系列 FPGA產(chǎn)品通過(guò)實(shí)現(xiàn)低功耗、超過(guò) 2TB 的I/O帶寬,以及高達(dá) 200 萬(wàn)個(gè)邏輯單元的容量,解決了 FPGA 此前開(kāi)拓新市場(chǎng)和各種新應(yīng)用遇到的障礙。同時(shí),賽靈思通過(guò)增強(qiáng)芯片級(jí)架構(gòu),利用 ISE 設(shè)計(jì)套件中的新型領(lǐng)域?qū)S霉δ堋?/li>
          • 關(guān)鍵字: 賽靈思   FPGA  

          賽靈思全新7系列FPGA

          • 為大幅提高用戶(hù)生產(chǎn)率,賽靈思在開(kāi)發(fā)新一代 FPGA 平臺(tái)時(shí)進(jìn)行了一系列創(chuàng)新,其中包括采用 28nm 低功耗高性能工藝技術(shù)、構(gòu)建統(tǒng)一可擴(kuò)展架構(gòu),及改進(jìn)工具和 IP 等。為了使這些新功能在我們的整個(gè) 28nm產(chǎn)品系列中發(fā)揮得淋漓盡致,我們創(chuàng)建了一套新的產(chǎn)品品牌。在賽靈思公司業(yè)界領(lǐng)先的 Virtex FPGA系列的基礎(chǔ)上,我們推出了通用 Kintex-7 系列FPGA和低功耗/低成本 Artix-7 系列 FPGA。這兩個(gè)新系列產(chǎn)品與 Virtex-7 一樣,便于移植和設(shè)計(jì),但同時(shí)又具有自身獨(dú)特的性能優(yōu)勢(shì)。Vi
          • 關(guān)鍵字: 賽靈思   FPGA   

          賽靈思全球首演內(nèi)置28Gbps收發(fā)器的Virtex-7 HT系列

          • 適用于行業(yè)最高帶寬線路卡的全新 FPGA,可以提供多達(dá) 16 個(gè) 28Gbps 串行收發(fā)器,可支持所有主要的高速串行、光學(xué)和背板協(xié)議。全球著名的信號(hào)完整性專(zhuān)家Howard Johnson博士在賽靈思官網(wǎng)上發(fā)布的一段視頻中對(duì)Virtex-7 HT FPGA的28Gbps串行接收器進(jìn)行了演示。
          • 關(guān)鍵字: 賽靈思  FPGA  
          共6386條 244/426 |‹ « 242 243 244 245 246 247 248 249 250 251 » ›|

          avant fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();