avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

基于FPGA腦機(jī)接口實(shí)時(shí)系統(tǒng)

腦機(jī)接口BCI（Brain Computer Interface）是一種新穎的人機(jī)接口方式。它的定義是：不依賴于腦的正常輸出通路（外周神經(jīng)系統(tǒng)及肌肉組織）的腦-機(jī)（計(jì)算機(jī)或其他裝置）通訊系統(tǒng)[1]。要實(shí)現(xiàn)腦機(jī)接口，必須有一種能反映人
關(guān)鍵字： FPGA 腦機(jī)接口實(shí)時(shí)系統(tǒng)

　　賽靈思公司日前在進(jìn)駐北京新址的慶典上,強(qiáng)調(diào)其對(duì)高增長(zhǎng)的中國(guó)市場(chǎng)的承諾。該公司不斷擴(kuò)大其在亞太地區(qū)的影響力，包括開(kāi)設(shè)研發(fā)中心，并將本地銷(xiāo)售、市場(chǎng)營(yíng)銷(xiāo)和應(yīng)用工程設(shè)計(jì)等業(yè)務(wù)整合到統(tǒng)一的辦公地點(diǎn)。新址面積達(dá) 2,000 平米，將為北京本地、整個(gè)亞太區(qū)乃至跨國(guó)客戶提供強(qiáng)有力的支持。　　北京新組建的研發(fā)團(tuán)隊(duì)將作為賽靈思可編程平臺(tái)開(kāi)發(fā)團(tuán)隊(duì)的一部分,主要負(fù)責(zé)賽靈思軟件相關(guān)的設(shè)計(jì)?？删幊唐脚_(tái)開(kāi)發(fā)團(tuán)隊(duì)是一個(gè)全球性的組織，負(fù)責(zé)賽靈思旗艦可編程平臺(tái)的開(kāi)發(fā)與交付。　　賽靈思高層和嘉賓均為大家?guī)?lái)了精彩的主題演講，包括清
關(guān)鍵字：賽靈思 FPGA

1．引言由于FPGA良好的可編程性和優(yōu)越的性能表現(xiàn)，當(dāng)前采用FPGA芯片的嵌入式系統(tǒng)數(shù)量呈現(xiàn)迅速增加的趨...
關(guān)鍵字： SD卡 FPGA

為什么使用FPGA？有幾個(gè)原因推動(dòng)了FPGA的日益普及。這些原因中的兩個(gè)反映了安防攝像機(jī)的最新趨勢(shì)，大大增加...
關(guān)鍵字： FPGA 傳感器 HDR

以前很多人認(rèn)為，半導(dǎo)體器件只會(huì)在太空應(yīng)用中受到輻射的影響，但是隨著半導(dǎo)體工藝的進(jìn)步，很多地面的應(yīng)用也會(huì)受到輻射的影響。今天，我們會(huì)介紹不同的輻射效應(yīng)和對(duì)FPGA的影響，比較不同的FPGA的耐輻射性。輻射的影響
關(guān)鍵字： FPGA 輻射方案

FPGA/CPLD能做什么呢？可以毫不夸張的講，F(xiàn)PGA/CPLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡(jiǎn)單的74電路，都可以用FPGA/CPLD來(lái)實(shí)現(xiàn)。FPGA/CPLD如同一張白紙或是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，
關(guān)鍵字： CPLD FPGA

FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書(shū)，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。在語(yǔ)言方面，建議初學(xué)者學(xué)習(xí)Verilog語(yǔ)言，VHDL語(yǔ)言語(yǔ)法規(guī)范嚴(yán)格，調(diào)試起來(lái)很慢，Verilog語(yǔ)言容易上手，而且，一般大型企業(yè)都是用Verilog語(yǔ)言。
關(guān)鍵字：賽靈思 FPGA HDL

目前以硬件描述語(yǔ)言(Verilog 或 VHDL)所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。
關(guān)鍵字：賽靈思 FPGA Verilog

何一個(gè)從事后看來(lái)很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過(guò)艱難的歷程并可能成為被研究的案例，F(xiàn)PGA也不例外。
關(guān)鍵字：賽靈思 FPGA XC2064

ASIC 和 FPGA 具有不同的價(jià)值主張，在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了 ASIC 和 FPGA 的優(yōu)勢(shì)與劣勢(shì):
關(guān)鍵字：賽靈思 ASIC FPGA

現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 是由通過(guò)可編程互連連接的可配置邏輯塊 (CLB) 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對(duì)于專為特定設(shè)計(jì)定制構(gòu)建的專用集成電路 (ASIC) 而言，F(xiàn)PGA 能通過(guò)編程來(lái)滿足應(yīng)用和功能要求。
關(guān)鍵字：賽靈思 FPGA ASIC

在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧，才能減少調(diào)試時(shí)間，避免誤操作損壞電路。一般情況下，可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
（1）首先在焊接硬件電路時(shí)，只焊接電源部分。使用萬(wàn)用表進(jìn)行測(cè)試，排除電
關(guān)鍵字： FPGA 調(diào)試硬件系統(tǒng) 方法

本文首先簡(jiǎn)略介紹了幾種當(dāng)前對(duì)Virtex 系列FPGA 進(jìn)行配置的方式和其不足之處，在此基礎(chǔ)上提出了一種使用微處理器讀取SD 卡中的配置數(shù)據(jù)，并通過(guò)SELECTMAP 接口對(duì)FPGA 進(jìn)行配置的方案，并輔以電路圖和工作流程圖，以及配置數(shù)據(jù)在SD 卡中的存儲(chǔ)方式進(jìn)行說(shuō)明。采用此配置方案可以使產(chǎn)品更新只涉及到修改SD 卡中的數(shù)據(jù)，方便靈活，有利于降低大規(guī)模產(chǎn)品升級(jí)時(shí)的成本，適用于通信、工控等多個(gè)領(lǐng)域。
關(guān)鍵字： Virtex FPGA SD卡方案

1．引言SPI-4.2（System Packet Interface）是 OIF（Optical Internetworking Forum）定義的局部高速總線標(biāo)準(zhǔn)，用于 PHY層芯片到鏈路層芯片的 10Gbps信號(hào)傳輸。主要應(yīng)用有 OC-192 ATM、Packet over SONET/SDH（POS）
關(guān)鍵字： FPGA 4.2 SPI 接口設(shè)計(jì)