<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> avant fpga

          基于Fution模數(shù)混合FPGA芯片的心電儀片上系統(tǒng)開(kāi)發(fā)

          • 利用Actel公司的基于Flash構(gòu)架的模數(shù)混合型Fusion系列FPGA芯片,設(shè)計(jì)了一款低功耗片上的心電監(jiān)護(hù)儀采集顯示系統(tǒng)。結(jié)合Fusion系列的FPGA芯片的各種資源,實(shí)現(xiàn)了心電采集預(yù)處理模塊、數(shù)據(jù)的處理和顯示模塊的系統(tǒng)集成,完整地形成了片上系統(tǒng)。
          • 關(guān)鍵字: 心電  系統(tǒng)  開(kāi)發(fā)  芯片  FPGA  Fution  模數(shù)  混合  基于  數(shù)字信號(hào)  

          一種基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)

          • 摘要:Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語(yǔ)言VHDL實(shí)現(xiàn)了基于Petri網(wǎng)的并行控制器...
          • 關(guān)鍵字: VHDL  FPGA  Petri  并行控制器  

          基于Fusion FPGA芯片的心電儀片上系統(tǒng)開(kāi)發(fā)

          • 摘要:利用Actel公司的基于Flash構(gòu)架的模數(shù)混合型Fusion系列FPGA芯片,設(shè)計(jì)了一款低功耗片上的心電監(jiān)護(hù)...
          • 關(guān)鍵字: FPGA  Fusion  Actel  低功耗  

          基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案

          • 基于Spartan-6 FPGA的SP605開(kāi)發(fā)板解決文案,Spartan-6 FPGA是目標(biāo)設(shè)計(jì)平臺(tái),提供集成的軟件和硬件,有利于設(shè)計(jì)集中力量進(jìn)行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個(gè)系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
          • 關(guān)鍵字: 解決  文案  開(kāi)發(fā)  SP605  Spartan-6  FPGA  基于  

          基于28nn Stratix V FPGA的100GbE線(xiàn)路卡設(shè)計(jì)技術(shù)

          • 基于28nn Stratix V FPGA的100GbE線(xiàn)路卡設(shè)計(jì)技術(shù),28nm Stratix V FPGA包括增強(qiáng)的核架構(gòu),高達(dá)28Gbps和低功耗低BER的收發(fā)器,以及硬IP區(qū)塊陣列等. Stratix V FPGA包括四個(gè)GT, GX, GS和E系列,內(nèi)核工作電壓0.85V, 533-MHz/1066-Mbps 外接存儲(chǔ)器接口, Stratix V GX/GS/E 器
          • 關(guān)鍵字: 線(xiàn)路  設(shè)計(jì)  技術(shù)  100GbE  FPGA  28nn  Stratix  基于  

          一種基于FPGA和單片機(jī)的頻率監(jiān)測(cè)系統(tǒng)設(shè)計(jì)

          • O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來(lái)共同實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù),發(fā)揮各自的優(yōu)點(diǎn),使設(shè)...
          • 關(guān)鍵字: FPGA  單片機(jī)  頻率監(jiān)測(cè)  

          基于改進(jìn)型二步索引算法OSD電路的FPGA

          • 引言O(shè)SD(onscreendisplay),即在屏顯示系統(tǒng),是實(shí)現(xiàn)人機(jī)界面交互的基礎(chǔ),在視頻處理SOC中作為重要功...
          • 關(guān)鍵字: OSD  FPGA  二步索引算法  視頻處理  

          專(zhuān)家點(diǎn)撥:如何發(fā)揮FPGA設(shè)計(jì)的無(wú)限潛力

          • 盡管FPGA為嵌入式設(shè)計(jì)帶來(lái)了強(qiáng)大的功能與靈活性,但額外的開(kāi)發(fā)流程也給設(shè)計(jì)工作增加了新的復(fù)雜性和限制問(wèn)題。...
          • 關(guān)鍵字: FPGA  SoC  

          基于FPGA的雷達(dá)波束控制

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 天線(xiàn)  FPGA  波束控制  雷達(dá)  

          Xilinx Virtex-6與Spartan-6 FPGA連接目標(biāo)參考設(shè)計(jì)支持PCI Express 兼容性設(shè)計(jì)

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布其Spartan®-6與Virtex®-6 FPGA連接目標(biāo)參考設(shè)計(jì)通過(guò)PCI Express®認(rèn)證,為支持開(kāi)發(fā)人員的下一代高速串行I/O設(shè)計(jì), 提供了一個(gè)完整且切實(shí)可行的參考實(shí)例。作為賽靈思連接目標(biāo)設(shè)計(jì)平臺(tái)的一部分,該參考設(shè)計(jì)將能夠?yàn)樵O(shè)計(jì)人員提供所需資源,讓他們可以把時(shí)間集中在差異化產(chǎn)品的設(shè)計(jì)上,從而加快其客戶(hù)終端產(chǎn)品系統(tǒng)的部署速度。   賽靈思平臺(tái)營(yíng)銷(xiāo)總監(jiān)Brent Przy
          • 關(guān)鍵字: Xilinx  FPGA  Spartan  Virtex  

          一種基于FPGA的語(yǔ)音密碼鎖系統(tǒng)的研究與設(shè)計(jì)

          • 引言電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成,一把電子密匙里能存放多組開(kāi)鎖密碼,用戶(hù)在...
          • 關(guān)鍵字: FPGA  語(yǔ)音密碼鎖  EP1C3T144  

          一種基于FPGA的雷達(dá)波束控制系統(tǒng)設(shè)計(jì)

          • 為了達(dá)到波束控制高效、低成本和小型化的目標(biāo)。在此介紹一種基于FPGA的相控陣?yán)走_(dá)波束控制系統(tǒng)硬件平臺(tái)及其軟件設(shè)計(jì)。系統(tǒng)采用FPGA作為波束控制算法實(shí)現(xiàn)的核心,選用單片機(jī)實(shí)現(xiàn)陣面組件驅(qū)動(dòng)部分的控制調(diào)試,在此硬件平臺(tái)上,開(kāi)發(fā)一種用硬件描述語(yǔ)言和單片機(jī)匯編語(yǔ)言與VB語(yǔ)言設(shè)計(jì)相結(jié)合實(shí)現(xiàn)的波束控制系統(tǒng)。設(shè)計(jì)的系統(tǒng)設(shè)備量少,控制和調(diào)試功能完善,適宜于推廣到集中式運(yùn)算、分布式驅(qū)動(dòng)的波束控制體系。
          • 關(guān)鍵字: 設(shè)計(jì)  控制系統(tǒng)  雷達(dá)  FPGA  基于  

          發(fā)揮 FPGA 設(shè)計(jì)的無(wú)限潛力

          •   盡管 FPGA 為嵌入式設(shè)計(jì)帶來(lái)了強(qiáng)大的功能與靈活性,但額外的開(kāi)發(fā)流程也給設(shè)計(jì)工作增加了新的復(fù)雜性和限制問(wèn)題。整合傳統(tǒng)的硬件-FPGA-軟件設(shè)計(jì)流程并充分利用 FPGA 的可再編程功能是我們的一個(gè)解決之道。   隨著 FPGA 技術(shù)逐步延伸至軍事電子系統(tǒng)以及嵌入式電子產(chǎn)業(yè)的幾乎全部領(lǐng)域,能發(fā)揮可編程邏輯優(yōu)勢(shì)的應(yīng)用已經(jīng)占據(jù)主流地位。通信、機(jī)載和控制系統(tǒng)尤其受益于 FPGA 的設(shè)計(jì)靈活性、現(xiàn)場(chǎng)重構(gòu)和并行處理功能。同時(shí),較短的設(shè)計(jì)周期和更加簡(jiǎn)化的驗(yàn)證過(guò)程則有助于加快應(yīng)用投入現(xiàn)場(chǎng)的進(jìn)程。   盡管 FPG
          • 關(guān)鍵字: Altium  FPGA  

          FPGA設(shè)計(jì)的高速FIFO電路技術(shù)

          • FPGA設(shè)計(jì)的高速FIFO電路技術(shù),本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用,相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲(chǔ)器等。圖1為本方案的結(jié)構(gòu)框圖。在大容量高速采集系統(tǒng)項(xiàng)目的開(kāi)發(fā)過(guò)程中,F(xiàn)PGA作為可編程邏輯器件,設(shè)計(jì)靈活、可操作性
          • 關(guān)鍵字: 電路  技術(shù)  FIFO  高速  設(shè)計(jì)  FPGA  

          多種EDA工具的FPGA設(shè)計(jì)方案

          • 概述:介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流程。 關(guān)鍵詞: FPGA 仿真 綜合 EDA在數(shù)字
          • 關(guān)鍵字: FPGA  EDA  設(shè)計(jì)方案    
          共6387條 317/426 |‹ « 315 316 317 318 319 320 321 322 323 324 » ›|

          avant fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();