<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> avant fpga

          嵌入式行業(yè)盛行低功耗和可配置

          • 提出了嵌入式領(lǐng)域出現(xiàn)了低功耗和可配置潮流。微控制器領(lǐng)域的低功耗產(chǎn)品介紹了Microchip休眠電流低至20nA的nanoWatt XLP產(chǎn)品,以及NXP的基于Cortex-M0的LPC1100低功耗芯片。FPGA廠商 Xilinx推出了“目標(biāo)設(shè)計平臺”領(lǐng)域的專用設(shè)計方法——ISE設(shè)計套件11.1解決方案,為FPGA應(yīng)用推波助瀾。
          • 關(guān)鍵字: 嵌入式  FPGA  低功耗  20nA  Cortex-M0  目標(biāo)設(shè)計平臺  200906  

          最佳FPGA和專用DSP

          • 視頻和靜止圖像的普遍采用,以及可配置系統(tǒng)(如軟件無線電)日益增長的需求繼續(xù)驅(qū)動DSP應(yīng)用的擴(kuò)展。很多應(yīng)...
          • 關(guān)鍵字: FPGA  DSP  

          NI推出配備Xilinx FPGA技術(shù)的數(shù)字硬件

          •   美國國家儀器有限公司(National Instruments,簡稱NI)近日宣布推出新款電子學(xué)習(xí)設(shè)備,為高中、大學(xué)和職業(yè)學(xué)校的學(xué)生提供數(shù)字邏輯和FPGA技術(shù)方面的實際動手經(jīng)驗。 NI教學(xué)實驗室虛擬儀器套件(NI ELVIS) II和NI ELVIS II+教育設(shè)計與原型平臺,集成了NI FPGA數(shù)字電路板,從而將模擬和數(shù)字設(shè)計教學(xué)集成到一個高性價比、易于使用的平臺中。如果將該FPGA數(shù)字電路板與NI ELVIS結(jié)合在一起,那么教授模擬電子和數(shù)字電子概念時,就不再需要各種獨(dú)立臺式儀器,從而節(jié)省了教學(xué)的
          • 關(guān)鍵字: NI  FPGA  數(shù)字邏輯  

          賽靈思CEO:可編程技術(shù)成為企業(yè)創(chuàng)新關(guān)鍵平臺

          •   時 間:2009年5月20日   地 點:北京東方君悅大酒店   人 物:賽靈思公司 總裁兼首席執(zhí)行官 Moshe Gavrielov   中國電子報社總編輯 劉東   半導(dǎo)體產(chǎn)業(yè)將在明年回暖   劉東:從去年下半年開始,受產(chǎn)業(yè)周期性變化特別是國際金融危機(jī)的影響,全球半導(dǎo)體產(chǎn)業(yè)的增速普遍下滑,企業(yè)紛紛調(diào)低了對市場和業(yè)績的預(yù)期。從一些半導(dǎo)體公司近期披露的信息來看,全球半導(dǎo)體市場已經(jīng)顯示出回暖的跡象,一些市場調(diào)研機(jī)構(gòu)也預(yù)測半導(dǎo)體產(chǎn)業(yè)將止跌回穩(wěn)。你認(rèn)為全球半導(dǎo)體產(chǎn)業(yè)何時才能真正回暖?賽靈思今年在市
          • 關(guān)鍵字: 賽靈思  FPGA  DSP  

          利用FPGA簡化3GPP-LTE基帶開發(fā)

          • 基帶處理信號通道是設(shè)計人員面臨的最大挑戰(zhàn),但同時,它也為實現(xiàn)基站收發(fā)信臺的創(chuàng)新提供了絕佳機(jī)會。因此,目...
          • 關(guān)鍵字: FPGA  3GPP-LTE基帶  LogiCOREs  

          消費(fèi)電子 FPGA 平臺 ASIC

          • 每年,客戶使用賽靈思的設(shè)備開發(fā)無數(shù)的新應(yīng)用。因此,如果2009年在上述所有應(yīng)用中,我們的器件使用量增加并成...
          • 關(guān)鍵字: FPGA  ASIC  

          賽靈思高管詳解FPGA如何加速本土自主創(chuàng)新

          •  2009年5月20日-21日,第十二屆中國北京國際科技產(chǎn)業(yè)博覽會“中國高新企業(yè)發(fā)展國際論壇”在北京召開,新浪財經(jīng)全程直播本次論壇。圖為賽靈思亞洲副總裁楊飛。   楊飛:各位領(lǐng)導(dǎo)、各位來賓早上好,我很高興今天代表賽靈思公司,在這里向大家介紹“可編程邏輯技術(shù)如何實現(xiàn)中國創(chuàng)新”。   過去30年的經(jīng)濟(jì)發(fā)展,很大程度上得益于我們IT行業(yè)的發(fā)展,這里面核心的技術(shù)是半導(dǎo)體的硬件和軟件。在今年美國國家發(fā)明家名人堂里面有幾位得獎的嘉賓,一位是半導(dǎo)體的發(fā)言人,一位是摩爾
          • 關(guān)鍵字: 賽靈思  FPGA  半導(dǎo)體  

          Altera開始提供Stratix IV GX FPGA開發(fā)套件

          •   Altera公司今天宣布,開始提供Stratix® IV GX FPGA開發(fā)套件。這一套件為加速Altera集成8.5-Gbps收發(fā)器高性能40-nm Stratix IV GX FPGA的設(shè)計開發(fā)提供硬件和軟件解決方案。該套件是設(shè)計和測試高速串行接口的理想環(huán)境,例如8通道配置的PCI Express (PCIe) Gen2等。   Stratix IV GX FPGA開發(fā)套件提供完整的PCIe Gen2端點硬件設(shè)計,含有PCI-SIG兼容電路板,在Stratix IV GX FPGA中
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          安富利與賽靈思聯(lián)合啟動 X-fest 2009

          •   日前,安富利集團(tuán) 安富利電子元件與賽靈思公司宣布,X-fest 2009年度技術(shù)研討會現(xiàn)已開始注冊,本次活動將在全球36個城市為 FPGA、DSP 和嵌入式系統(tǒng)設(shè)計師提供培訓(xùn)。X-fest 技術(shù)研討會將于2009年10月開始在全球各地舉辦,2010年2月結(jié)束。而 X-fest 亞洲區(qū)的研討會將于2010年1月和2月舉行。   X-fest 是一系列為期一天的免費(fèi)技術(shù)研討會,從采用最新 FPGA 技術(shù)的構(gòu)件到系統(tǒng)級解決方案開設(shè)多項培訓(xùn)課程。與會人員可了解在設(shè)計中采用最新 Xilinx Virtex(R
          • 關(guān)鍵字: 安富利  FPGA  DSP  嵌入式系統(tǒng)  

          Altera開始發(fā)售密度最高、系統(tǒng)帶寬最大的FPGA

          •   Altera公司今天宣布,開始提供業(yè)界密度最高,系統(tǒng)帶寬最大的FPGA,以滿足當(dāng)今寬帶應(yīng)用的迫切需求。Stratix® IV GT EP4S40G5和EP4S100G5 FPGA具有11.3-Gbps收發(fā)器和530K邏輯單元(LE),是Altera 40-nm Stratix IV FPGA系列中發(fā)售給用戶的最新器件。Stratix IV GT FPGA支持下一代40G/100G技術(shù),包括通信系統(tǒng)、高端測試設(shè)備和軍事通信系統(tǒng)中使用的40/100 Gb以太網(wǎng)(GbE)介質(zhì)訪問控制器(MAC)、光
          • 關(guān)鍵字: Altera  FPGA  Stratix  

          高速FPGA系統(tǒng)的信號完整性測試和分析

          • 1. 引言 隨著FPGA的設(shè)計速度和容量的明顯增長,當(dāng)前流行的FPGA芯片都提供高速總線,例如DDR內(nèi)存總線,PCI-X總線、SPI總線;針對超高速的數(shù)據(jù)傳輸,F(xiàn)PGA通過集成SerDes提供高速串行IO,支持各種諸如PCI-E、
          • 關(guān)鍵字: FPGA  系統(tǒng)  測試  分析    

          基于FPGA技術(shù)實現(xiàn)與PC串行通信

          • 摘要:本文主要介紹了基于FPGA技術(shù)實現(xiàn)與PC串行通信的過程,給出了各個模塊的具體實現(xiàn)方法,分析了實現(xiàn)結(jié)果,驗證了串行通信的正確性。 引言 串行通信即串行數(shù)據(jù)傳輸,實現(xiàn)FPGA與PC的串行通信在實際中,特
          • 關(guān)鍵字: FPGA  技術(shù)實現(xiàn)  串行通信    

          使用 FPGA 控制 VGA 顯示

          • 顯示器因為其輸出信息量大,輸出形式多樣等特點已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計的常用輸出設(shè)備。在 FPGA 的設(shè)計中可以使用很少的資源,就產(chǎn)生 VGA 各種控制信號。這個示例在 RHicSP2200B FPGA 開發(fā)板/學(xué)習(xí)板上使用
          • 關(guān)鍵字: FPGA  VGA    

          用低成本FPGA解決高速存儲器接口挑戰(zhàn)

          • 由于線路速率繼續(xù)增長,DDR SDRAM在網(wǎng)絡(luò)應(yīng)用中正在被廣泛地采用。不斷增加的系統(tǒng)帶寬要求正在推動存儲器接口速度提高,而成本仍不斷壓低。LatticeEC FPGA系列的專門而靈活的DDR能力使設(shè)計者擁有滿足下一代存儲器
          • 關(guān)鍵字: FPGA  高速存儲  接口    

          09 Globalpress電子峰會:引領(lǐng)市場復(fù)蘇的熱點技術(shù)

          •   前言:3、4月正直春暖花開的時候,只是今年3月的Globalpress 電子峰會在低迷經(jīng)濟(jì)的籠罩下,與往年相比冷清了不少。不到30家的芯片設(shè)計公司和嵌入式軟件和EDA公司,縮短為3天的日程,都能讓所有參加的記者編輯透過峰會感受到美國半導(dǎo)體產(chǎn)業(yè)的陣陣寒意。不過,在萎靡不振的態(tài)勢下我們依然能看到許多技術(shù)亮點,而那些能堅持甚至振奮的公司更值得花寫筆墨去介紹。本文將對本屆峰會上的熱點技術(shù)和公司逐一掃描,通過這些硅谷公司的動態(tài)了解半導(dǎo)體行業(yè)的下一波的發(fā)展方向,畢竟四季總是在交替,半導(dǎo)體產(chǎn)業(yè)的周期也總是在輪回。
          • 關(guān)鍵字: xilinx  FPGA  ASIC  200905  
          共6386條 355/426 |‹ « 353 354 355 356 357 358 359 360 361 362 » ›|

          avant fpga介紹

          您好,目前還沒有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();