<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> cpld/fpga

          基于FPGA的自適應(yīng)均衡器的研究與設(shè)計(jì)

          • 摘要:近年來(lái),自適應(yīng)均衡技術(shù)在通信系統(tǒng)中的應(yīng)用日益廣泛,利用自適應(yīng)均衡技術(shù)在多徑環(huán)境中可以有效地提高數(shù)字接收機(jī)的性能。為了適應(yīng)寬帶數(shù)字接收機(jī)的高速率特點(diǎn),本文闡述了自適應(yīng)均衡器的原理并對(duì)其進(jìn)行改進(jìn)。最
          • 關(guān)鍵字: 自適應(yīng)均衡器  寬帶數(shù)字接收機(jī)  FPGA  Verilog HDL  

          基于FPGA的數(shù)字電子鐘設(shè)計(jì)

          • 摘要:采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性,已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計(jì)方案。該方案采用VHDL設(shè)計(jì)底層模塊,采用電路原理圖設(shè)計(jì)頂層系統(tǒng)。整個(gè)系統(tǒng)在
          • 關(guān)鍵字: EDA  FPGA  QuartusⅡ  數(shù)字鐘  

          基于CPLD的數(shù)字式大功率激光驅(qū)動(dòng)電源設(shè)計(jì)

          • 引言激光加工主要是利用CO:激光束聚焦在材料表 面使材料熔化,同時(shí)用與激光束同軸的壓縮氣體吹 走被熔化的材料,來(lái)完成所需軌跡圖形的切割或者相應(yīng)工藝品表面的雕刻。激光加工屬于非接觸加工, 具有加工方法多、適
          • 關(guān)鍵字: 光開(kāi)關(guān)響應(yīng)  CPLD  激光加工  

          基于DSP+CPLD的高性能金屬磁記憶檢測(cè)儀的設(shè)計(jì)與實(shí)現(xiàn)

          • 0引言金屬磁記憶檢測(cè)技術(shù)自提出后一直具有良好的應(yīng)用前景,但其理論研究的不足是制約該技術(shù)應(yīng)用和發(fā)展的一大瓶頸,現(xiàn)有的理論研究認(rèn)為,鐵磁材料結(jié)構(gòu)表層的隱性缺陷會(huì)產(chǎn)生法向磁場(chǎng)分量過(guò)零值點(diǎn),使得切向磁場(chǎng)分量取最
          • 關(guān)鍵字: 金屬磁記憶  CPLD  集中區(qū)域  

          基于FPGA的大圍數(shù)QC_LDPC碼的譯碼器

          • 摘要 針對(duì)QC_LDPC碼的短環(huán)對(duì)碼性能的重要影響,采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計(jì)。算法首先分別對(duì)3個(gè)不同的子矩陣進(jìn)行移位運(yùn)算,每個(gè)子矩陣分別與它們移位后生成的子矩陣共同組合形成1個(gè)新的子矩陣,然后再將新生成
          • 關(guān)鍵字: QC_LDPC碼  校驗(yàn)矩陣  分層迭代譯碼算法  FPGA  

          基于FPGA的北斗Q(chēng)PSK調(diào)制實(shí)現(xiàn)與解調(diào)驗(yàn)證

          • 摘要 為研制北斗衛(wèi)星導(dǎo)航模擬信號(hào)源,設(shè)計(jì)實(shí)現(xiàn)了北斗Q(chēng)PSK信號(hào)調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號(hào)的正交相移鍵控調(diào)制信號(hào)的基礎(chǔ)上,基于軟件無(wú)線電的思想,在FPGA硬件平臺(tái)上實(shí)現(xiàn)了QPSK信號(hào)調(diào)制器,通過(guò)
          • 關(guān)鍵字: 北斗  QPSK  調(diào)制解調(diào)  FPGA  StratixⅡ  

          基于ARM和CPLD的無(wú)線內(nèi)窺系統(tǒng)設(shè)計(jì)

          • 引 言當(dāng)前,醫(yī)用無(wú)線內(nèi)窺鏡已有產(chǎn)品問(wèn)世。以色列GI公司早在2001年5月即推出其M2A無(wú)線內(nèi)窺鏡產(chǎn)品,并獲得美國(guó)FDA認(rèn)證。GI公司生產(chǎn)的膠囊型內(nèi)窺鏡長(zhǎng)為26 mm,直徑為11mm,重3.5g;采用微功耗CMOS圖像傳感器,可觀察視角
          • 關(guān)鍵字: ARM  CPLD  無(wú)線內(nèi)窺  

          基于CPLD和LVPECL門(mén)電路的脈寬可調(diào)窄脈沖信號(hào)發(fā)生器設(shè)計(jì)

          • 超寬帶無(wú)線通信技術(shù)是目前無(wú)線通信領(lǐng)域先進(jìn)的通信技術(shù)之一,它利用極寬頻帶的超窄脈沖進(jìn)行無(wú)線通信,在無(wú)載波脈沖體制雷達(dá)中被廣泛應(yīng)用,多年來(lái)一直被限定為軍用技術(shù)。近年來(lái),隨著電子技術(shù)的飛速發(fā)展,在無(wú)線通信用
          • 關(guān)鍵字: CPLD  LVPECL  可調(diào)窄脈沖產(chǎn)生器  

          基于DM648+FPGA的圖像處理模塊設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案,闡述了圖像處理模塊的組成原理和結(jié)構(gòu),并對(duì)模塊內(nèi)部電路設(shè)計(jì)和FPGA內(nèi)部圖像處理邏輯進(jìn)行了重點(diǎn)介紹。木文設(shè)計(jì)的圖像處理模塊能夠支持對(duì)高清視頻圖像的切割、縮放
          • 關(guān)鍵字: DM648  FPGA  視頻圖像處理  

          低功耗FPGA設(shè)計(jì)技術(shù)

          • 一、前言隨著系統(tǒng)功率預(yù)算的不斷緊縮,迫切需要新型低功率元器件。對(duì)通信基礎(chǔ)設(shè)施而言,電路板冷卻、機(jī)箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計(jì)中都起著重要的作用。對(duì)e-應(yīng)用,電池壽命、熱耗散和小體積尺寸是主要的設(shè)
          • 關(guān)鍵字: FPGA  低功耗  

          基于CPLD/FPGA的出租車(chē)計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

          • 1 引言隨著EDA技術(shù)的發(fā)展及大規(guī)??删幊踢壿嬈骷﨏PLD/FPGA的出現(xiàn),電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化,通過(guò)EDA技術(shù)對(duì)CPLD/FP-GA編程開(kāi)發(fā)產(chǎn)品,不僅成本低、周期短、可靠性高,而且可隨時(shí)在系統(tǒng)中修改其邏輯功
          • 關(guān)鍵字: CPLD  FPGA  出租車(chē)  計(jì)費(fèi)器  

          CPLD實(shí)現(xiàn)單片機(jī)與ISA總線并行通信

          • 摘要:用ALTERA公司MAX7000系列CPLD芯片實(shí)現(xiàn)單片機(jī)與PC104 ISA總線接口之間的并行通信,給出系統(tǒng)設(shè)計(jì)方法及程序源代碼。包括通信軟件和AHDL設(shè)計(jì)部分。關(guān)鍵詞:CPLD ISA總線 并行通信CPLD(Complex Programmable Logi
          • 關(guān)鍵字: CPLD  單片機(jī)  ISA總線  并行通信  

          基于FPGA多波束成像的聲納系統(tǒng)設(shè)計(jì)

          • 摘要:給出了一種基于FPGA的多波束成像聲納整機(jī)的硬件電路設(shè)計(jì)方案,介紹了該方案中各分系統(tǒng)的具體電路實(shí)現(xiàn),以Xilinx公司的FPGA芯片作為核心器件,根據(jù)干端PC下發(fā)的控制指令實(shí)現(xiàn)對(duì)180個(gè)基元的發(fā)射接收電路的控制,完
          • 關(guān)鍵字: 多波束成像聲納  發(fā)射接收電路  波束形成器  千兆網(wǎng)傳輸  控制指令  FPGA  

          電子設(shè)計(jì)發(fā)展趨勢(shì) ― 開(kāi)源PCB設(shè)計(jì)

          • 電子設(shè)計(jì)領(lǐng)域的一大趨勢(shì)是開(kāi)源硬件及其配套的開(kāi)源原理圖和PCB布局圖的使用。使用開(kāi)源硬件及其配套資源意味著工程師可以方便地使用現(xiàn)有設(shè)計(jì)方案,從而提高效率并縮短產(chǎn)品上市時(shí)間。隨著工程師更加深入地了解傳統(tǒng)PCB與
          • 關(guān)鍵字: 開(kāi)源  PCB  FPGA  

          FPGA開(kāi)發(fā)靜態(tài)無(wú)功補(bǔ)償控制器

          • “我們?cè)贜I CompactRIO平臺(tái)上開(kāi)發(fā)的SVC全數(shù)字控制系統(tǒng),大大縮短了產(chǎn)品上市的時(shí)間又保證了系統(tǒng)的穩(wěn)定性。”
            挑戰(zhàn):電弧爐、軋鋼機(jī)等大型工業(yè)設(shè)備在為企業(yè)創(chuàng)造產(chǎn)值的同時(shí)也帶來(lái)了無(wú)功分量和高次諧波等危害
          • 關(guān)鍵字: FPGA  靜態(tài)  控制器  
          共6999條 103/467 |‹ « 101 102 103 104 105 106 107 108 109 110 » ›|

          cpld/fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();