<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進入cpld／fpga技術(shù)社區(qū)

星載環(huán)境FPGA軟件在軌重加載的一種方法

摘要：FPGA在空間系統(tǒng)中已經(jīng)廣泛應(yīng)用，為了滿足系統(tǒng)可靠性和可擴展性的要求，實現(xiàn)FPGA軟件的在軌重加載迫在眉睫。根據(jù)FPGA的加載配置原理，以Xilinx公司的Virtex-Ⅱ系列FPGA為實例，介紹了FPGA在軌重加載的硬件電路設(shè)
關(guān)鍵字： FPGA 星載環(huán)境方法

復(fù)雜性提升，視覺創(chuàng)意火，師生熱情高

5月底6月初，“英特爾杯大學(xué)生電子設(shè)計競賽·嵌入式系統(tǒng)專題邀請賽”(簡稱嵌入式系統(tǒng)專題邀請賽)組委會走訪了部分華中、華東地區(qū)大學(xué)，從中可以看出此次競賽的特點。為此，本刊訪問了邀請賽組委會及英特爾(中國)公司的負責人。
關(guān)鍵字：英特爾嵌入式 FPGA 201207

采用FPGA解決DSP設(shè)計難題

DSP對電子系統(tǒng)設(shè)計來說非常重要，因為它能夠迅速地測量、過濾或壓縮即時的模擬信號。這樣有助于實現(xiàn)數(shù)字世界...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的任意波形發(fā)生器設(shè)計與研究

標簽：FPGA DDS任意波形發(fā)生器( Arbit rary Waveform Generato r,AWG) 是一種多波型的信號發(fā)生器，它不僅能產(chǎn)生正弦波、指數(shù)波等常規(guī)波形，也可以表現(xiàn)出載波調(diào)制的多樣化，如：產(chǎn)生調(diào)頻、調(diào)幅、調(diào)相和脈沖調(diào)制
關(guān)鍵字：設(shè)計研究發(fā)生器波形 FPGA 任意基于

嵌入式邏輯分析儀在FPGA時序匹配設(shè)計中的應(yīng)用

引言隨著FPGA器件規(guī)模的不斷增加、封裝密度不斷提高，傳統(tǒng)邏輯分析儀在FPGA板級調(diào)試中的應(yīng)用日益困難。為此，主流FPGA廠商相繼在其開發(fā)工具中增加了嵌入式邏輯分析儀(ELA) IP軟核，如Lattice在ispLEVER中提供的ispTR
關(guān)鍵字： FPGA 嵌入式邏輯分析儀匹配設(shè)計

FPGA平臺的實時圖像處理系統(tǒng)設(shè)計

摘要：本文提出了一種基于FPGA的實時圖像處理系統(tǒng)設(shè)計方案。介紹了系統(tǒng)硬件結(jié)構(gòu)設(shè)計和器件選型方案。并著重介紹了FPGA內(nèi)部功能模塊的設(shè)計，使整個處理系統(tǒng)既可支持大數(shù)據(jù)量的實時傳輸，又能滿足圖像數(shù)據(jù)實時處理的需要。
關(guān)鍵字： FPGA 實時圖像處理 201207

采用FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠程監(jiān)控系統(tǒng)介紹

采用FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠程監(jiān)控系統(tǒng)介紹,本系統(tǒng)立足于利用Intemet實現(xiàn)核環(huán)境信息的遠程采集。在實現(xiàn)上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識產(chǎn)權(quán)核)，然后再配備相應(yīng)的網(wǎng)絡(luò)接口，實現(xiàn)利用互聯(lián)
關(guān)鍵字：系統(tǒng) 監(jiān)控系統(tǒng) 介紹遠程嵌入式 FPGA 采用

基于FPGA芯片的GPS信號源的設(shè)計方案介紹

基于FPGA芯片的GPS信號源的設(shè)計方案介紹,頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件，采用相位負反饋頻率控制技術(shù)，具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能，為系統(tǒng)上、下變頻提供本振信號，對相位噪聲和雜散具有很好的抑制作用，通過鎖相頻率合成
關(guān)鍵字：設(shè)計方案介紹信號源 GPS FPGA 芯片基于

基于LabVIEW FPGA模塊的FIFO深度設(shè)定實現(xiàn)

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明，采用該方法設(shè)定的FIFO深度能夠
關(guān)鍵字： LabVIEW FPGA FIFO 模塊

基于DSP與FPGA的高精度數(shù)據(jù)采集系統(tǒng)設(shè)計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 高精度數(shù)據(jù)采集 FPGA

利用中端FPGA實現(xiàn)低成本網(wǎng)絡(luò)

標簽：CDR FPGA從網(wǎng)絡(luò)的核心模塊到邊緣設(shè)備，都在經(jīng)歷著巨大的變革。無線市場與其數(shù)千萬的“永遠在線”連接、下一代回程通信的巨大傳輸壓力，以及各種為使用現(xiàn)有有線通信基礎(chǔ)設(shè)施的消費者提供寬帶通信的舉
關(guān)鍵字：網(wǎng)絡(luò) 成本實現(xiàn) FPGA 利用

Xilinx首批Artix7 FPGA正式出貨

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布其旗下首批Artix?-7 FPGA 系列產(chǎn)品正式出貨。該新型器件將FPGA 技術(shù)的觸角延伸至那些小型、低成本可編程器件，然而性能傳統(tǒng)上卻只有Virtex? FPGA才能滿足的高性能應(yīng)用領(lǐng)域。
關(guān)鍵字： Xilinx FPGA Artix-7

基于DSP和CPLD的智能相機系統(tǒng)設(shè)計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 智能相機 CPLD

使用CPLD實現(xiàn)QWERTY鍵盤

隨著手機及其他便攜手持裝置的功能不斷增加，設(shè)計的取舍平衡亦日趨精細。文本信息與網(wǎng)絡(luò)瀏覽等流行功能都要求更多的數(shù)據(jù)輸入，而這對于傳統(tǒng)的雙音多頻 (DTMF) (0-9, #, *) 鍵盤會比較困難。使用這種鍵盤要求多端數(shù)據(jù)
關(guān)鍵字： QWERTY CPLD 鍵盤

基于FPGA的嵌入式監(jiān)控系統(tǒng)設(shè)計

基于FPGA的嵌入式監(jiān)控系統(tǒng)設(shè)計,目前，圖像監(jiān)控系統(tǒng)大多采用PC和視頻采集卡作為系統(tǒng)主要部分，基于嵌入式技術(shù)的圖像監(jiān)控系統(tǒng)設(shè)備在我國還只是起步階段，沒有成熟的產(chǎn)品應(yīng)用。這一現(xiàn)狀的根本原因就是我國在開發(fā)這類產(chǎn)品時，沒有統(tǒng)一的開發(fā)標準和共用
關(guān)鍵字：設(shè)計監(jiān)控系統(tǒng) 嵌入式 FPGA 基于

共6999條 230/467 |‹ « 228 229 230 231 232 233 234 235 236 237 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀??？
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();