<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

FPGA驅(qū)動(dòng)LED靜態(tài)顯示和動(dòng)態(tài)顯示的VHDL程序

例1：FPGA驅(qū)動(dòng)LED靜態(tài)顯示　　--文件名：decoder.vhd　　--功能：譯碼輸出模塊，LED為共陽(yáng)接法　　--最后修改日期：2004.3.24　　library IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　
關(guān)鍵字： FPGA VHDL LED 驅(qū)動(dòng)

一種基于FPGA的UART 電路實(shí)現(xiàn)

1 引言　　UART 即通用異步收發(fā)器，他廣泛使用串行數(shù)據(jù)傳輸協(xié)議。UART 功能包括微處理器接口、用于數(shù)據(jù)傳輸?shù)木彌_器（Buffer）、幀產(chǎn)生、奇偶校驗(yàn)、并串轉(zhuǎn)換，用于數(shù)據(jù)接收的緩沖器、幀產(chǎn)生、奇偶校驗(yàn)、串并轉(zhuǎn)換等。
關(guān)鍵字： FPGA UART 電路實(shí)現(xiàn)

基于FPGA開(kāi)發(fā)靜態(tài)無(wú)功補(bǔ)償控制器

“我們?cè)贜I CompactRIO平臺(tái)上開(kāi)發(fā)的SVC全數(shù)字控制系統(tǒng)，大大縮短了產(chǎn)品上市的時(shí)間又保證了系統(tǒng)的穩(wěn)定性。”挑戰(zhàn)：電弧爐、軋鋼機(jī)等大型工業(yè)設(shè)備在為企業(yè)創(chuàng)造產(chǎn)值的同時(shí)也帶來(lái)了無(wú)功分量和高次諧波等危害，
關(guān)鍵字： FPGA 無(wú)功補(bǔ)償控制器

汽車(chē)電子中的DSP和FPGA應(yīng)用概況

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 汽車(chē)電子

激光微加工系統(tǒng)及基于DSP+FPGA的控制單元設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：激光 DSP FPGA 控制單元

基于FPGA的可編程衰減器設(shè)計(jì)

引言可編程衰減器位于基站和終端之間，通過(guò)對(duì)射頻信號(hào)的衰減控制，實(shí)現(xiàn)對(duì)無(wú)線信號(hào)的模擬，從而實(shí)現(xiàn)對(duì)測(cè)試場(chǎng)景的模擬?？删幊趟p器提供多個(gè)數(shù)控接口，從小到大可以構(gòu)建各個(gè)層次的測(cè)試網(wǎng)絡(luò)。所構(gòu)成的衰減矩陣通過(guò)模擬
關(guān)鍵字： FPGA 可編程衰減器

基于ARM＋FPGA的重構(gòu)控制器設(shè)計(jì)

基于ARM＋FPGA的重構(gòu)控制器設(shè)計(jì), 可重構(gòu)技術(shù)是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。常規(guī)SRAM工藝的FPGA都可以實(shí)現(xiàn)重構(gòu)，利用硬件復(fù)用原理，本文設(shè)計(jì)的可重構(gòu)控制器采用ARM核微控制器作為主控制器
關(guān)鍵字：控制器重構(gòu) 設(shè)計(jì) 需求不同作為 FPGA 可以靈活系統(tǒng)

Linux下CPLD驅(qū)動(dòng)程序

Linux下CPLD驅(qū)動(dòng)程序,========================================================================== */
/* */
/* Filename.c
關(guān)鍵字：驅(qū)動(dòng)程序 CPLD Linux

X-fest研討會(huì)將于7月登陸亞洲

安富利公司 (NYSE: AVT) 旗下安富利電子元件亞洲 (Avnet Electronics Marketing Asia)與賽靈思公司 (NASDAQ: XLX) 日前宣布啟動(dòng)亞洲區(qū)X-fest 研討會(huì)注冊(cè)。X-fest 是深受 FPGA、DSP 和嵌入式系統(tǒng)開(kāi)發(fā)人員歡迎的、為期一天的培訓(xùn)活動(dòng)。
關(guān)鍵字：賽靈思 FPGA X-fest

基于DSP的CPLD軟件更新方案研究

基于DSP的CPLD軟件更新方案研究, 0引言　　在現(xiàn)代導(dǎo)航計(jì)算機(jī)系統(tǒng)朝著微型化發(fā)展的過(guò)程中，采用高性能數(shù)字信號(hào)處理器和可編程邏輯器件方案實(shí)現(xiàn)的導(dǎo)航計(jì)算機(jī)系統(tǒng)有著很高的性能優(yōu)勢(shì)。在本課題組研制的基于浮點(diǎn)型DSP和復(fù)雜可編程邏輯器件(CPLD)結(jié)構(gòu)的嵌
關(guān)鍵字：方案研究更新軟件 DSP CPLD 基于

基于FPGA技術(shù)的存儲(chǔ)器設(shè)計(jì)及其應(yīng)用

基于FPGA技術(shù)的存儲(chǔ)器設(shè)計(jì)及其應(yīng)用,復(fù)雜可編程邏輯器件—FPGA技術(shù)在近幾年的電子設(shè)計(jì)中應(yīng)用越來(lái)越廣泛。FPGA具有的硬件邏輯可編程性、大容量、高速、內(nèi)嵌存儲(chǔ)陣列等特點(diǎn)使其特別適合于高速數(shù)據(jù)采集、復(fù)雜控制邏輯、精確時(shí)序邏輯等場(chǎng)合的應(yīng)用。而應(yīng)
關(guān)鍵字：及其應(yīng)用設(shè)計(jì) 存儲(chǔ)器 FPGA 技術(shù) 基于

基于FPGA的圖像采集模塊設(shè)計(jì)

基于FPGA的圖像采集模塊設(shè)計(jì),1 引言　　圖像采集是圖像處理的前提。圖像采集卡是常用的圖像輸入設(shè)備，通常占用PC機(jī)總線的一個(gè)插槽。它主要包括圖像存儲(chǔ)器單元、CCD或CMOS攝像頭接口、PC機(jī)總線接口等。傳統(tǒng)的圖像采集卡大多數(shù)采用 PCI接口，這種圖
關(guān)鍵字：模塊設(shè)計(jì) 采集圖像 FPGA 基于

基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)

摘要基于FPGA、PCI9054、SDRAM和DDS設(shè)計(jì)了用于某遙測(cè)信號(hào)模擬源的專(zhuān)用板卡。PCI9054實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互，F(xiàn)PGA實(shí)現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過(guò)WDM驅(qū)動(dòng)程序設(shè)計(jì)及MFC交互界面設(shè)計(jì)，最
關(guān)鍵字：數(shù)據(jù)通信設(shè)計(jì) 高速 LVDS FPGA

FPGA的高速多通道數(shù)據(jù)采集控制器IP核設(shè)計(jì)

FPGA的高速多通道數(shù)據(jù)采集控制器IP核設(shè)計(jì),隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來(lái)越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測(cè)系統(tǒng)中信號(hào)采集模塊控制器的 IP核，是采用硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)的。首先它是以ADS8364芯片為控制對(duì)象，結(jié)合
關(guān)鍵字： IP 設(shè)計(jì) 控制器數(shù)據(jù)采集高速通道 FPGA

采用FPGA解決通信接口問(wèn)題

采用FPGA解決通信接口問(wèn)題,引言

在過(guò)去兩年里,用于消除IC、電路板和系統(tǒng)之間數(shù)據(jù)傳輸瓶頸的接口標(biāo)準(zhǔn)層出不窮,本文將考評(píng)通信應(yīng)用標(biāo)準(zhǔn)部件的某些最流行的標(biāo)準(zhǔn),并研究眾多新標(biāo)準(zhǔn)出現(xiàn)的原因,此外還探討設(shè)計(jì)者可如何解決互用性的難題。

新興
關(guān)鍵字：接口問(wèn)題通信解決 FPGA 采用

共6999條 239/467 |‹ « 237 238 239 240 241 242 243 244 245 246 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請(qǐng)問(wèn)如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測(cè)試讀??？
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

cpld／fpga專(zhuān)欄文章

熱門(mén)主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();