嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

• 嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案,介紹怎樣在嵌入式CPU 80C186XL DRAM刷新控制單元的基礎(chǔ)上，利用CPLD技術(shù)和80C196XL的時(shí)序特征設(shè)計(jì)一個低價(jià)格、功能完整的DRAM控制器的方法，并采用VHDL語言編程實(shí)現(xiàn)。
• 關(guān)鍵字： CPLD  解決方案  控制器  DRAM  系統(tǒng)  嵌入式  

用中檔FPGA實(shí)現(xiàn)高速DDR3存儲器控制器

• 由于系統(tǒng)帶寬不斷的增加，因此針對更高的速度和性能，設(shè)計(jì)人員對存儲技術(shù)進(jìn)行了優(yōu)化。下一代雙數(shù)據(jù)速率（DDR）SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的優(yōu)勢。這些器件的功耗更低，能以更高的速度工作，有更高的性能（2倍的帶寬），并有更大的密度。
• 關(guān)鍵字： FPGA  DDR3  存儲器  控制器    

賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗(yàn)證

• 　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )與全球領(lǐng)先的半導(dǎo)體代工廠商聯(lián)華電子( UMC (NYSE: UMC; TSE: 2303))今天共同宣布，采用聯(lián)華電子高性能40nm工藝的Virtex®-6 FPGA，已經(jīng)完全通過生產(chǎn)前的驗(yàn)證。這是雙方工程團(tuán)隊(duì)為進(jìn)一步提升良率、增強(qiáng)可靠性并縮短生產(chǎn)周期而努力合作的成果。Virtex-6系列通過生產(chǎn)驗(yàn)證， 意味著聯(lián)華電子繼2009年3月發(fā)布首批基于40nm工藝的器件后，正式將該工藝轉(zhuǎn)入量產(chǎn)。 　　“對于我們長
• 關(guān)鍵字： Xilinx  40nm  Virtex  FPGA  

基于DSP和CPLD的液晶模塊的設(shè)計(jì)

• 引言
  DSP芯片具有高速的信息處理能力、較好的系統(tǒng)支持、硬件配置強(qiáng)等優(yōu)良技術(shù)和較低的價(jià)格特性。嵌入式系統(tǒng)的實(shí)時(shí)性好、占用資源少、功能強(qiáng)、可靠性高、模塊化結(jié)構(gòu)、便于移植和定制的特點(diǎn)?；?DSP平臺的嵌入式系統(tǒng)
• 關(guān)鍵字： 模塊  設(shè)計(jì)  液晶  CPLD  DSP  基于  

復(fù)雜可編程邏輯器件在通信數(shù)據(jù)傳輸中的應(yīng)用

• 1概述隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功...
• 關(guān)鍵字： CPLD  通信數(shù)據(jù)傳輸  

共7000條 361/467 |‹ « 359 360 361 362 363 364 365 366 367 368 » ›|