<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)設(shè)計(jì)

O 引言
作戰(zhàn)系統(tǒng)時(shí)間的統(tǒng)一同步(時(shí)統(tǒng))的重要性越來越得到重視，只有保證整個(gè)系統(tǒng)處在同一時(shí)間的基準(zhǔn)上，才能實(shí)現(xiàn)真正意義上的以網(wǎng)絡(luò)為中心的信息戰(zhàn)、以精確制導(dǎo)武器系統(tǒng)對(duì)抗和以協(xié)同作戰(zhàn)方式為主的現(xiàn)代化戰(zhàn)爭(zhēng)。
關(guān)鍵字： FPGA 系統(tǒng)

基于DSP的運(yùn)動(dòng)控制器的開發(fā)

基于DSP的運(yùn)動(dòng)控制器的開發(fā), 運(yùn)動(dòng)控制器是一種用于多種運(yùn)動(dòng)控制場(chǎng)合的上位控制單元，通常采用專業(yè)運(yùn)動(dòng)控制芯片或高速DSP來控制步進(jìn)電機(jī)或伺服電機(jī)。運(yùn)動(dòng)控制器與PC機(jī)構(gòu)成主從結(jié)構(gòu)。PC機(jī)負(fù)責(zé)人機(jī)交互界面的管理和控制系統(tǒng)的實(shí)時(shí)監(jiān)控工作；控制
關(guān)鍵字：開發(fā) 控制器運(yùn)動(dòng) DSP 基于光學(xué)工程，運(yùn)動(dòng)控制器，DSP，CPLD

直擴(kuò)OQPSK系統(tǒng)載波跟蹤的設(shè)計(jì)及FPGA實(shí)現(xiàn)

0引言載波同步是無線通信系統(tǒng)中一個(gè)重要的實(shí)際問題，是基帶信號(hào)處理的關(guān)鍵技術(shù)。導(dǎo)致載波頻率及相...
關(guān)鍵字： FPGA 基帶信號(hào)處理 OQPSK 載波跟蹤

基于FPGA的智能誤碼測(cè)試儀

實(shí)際工作中，常常需要誤碼儀能測(cè)試多種信道。但是目前市面上所銷售的誤碼儀大多只能測(cè)試電信部門的標(biāo)準(zhǔn)通信信道，低速以一、二次群為主，高速可達(dá)ＳＤＨ信道速率；且價(jià)格昂貴、體積偏大，不能用于測(cè)試實(shí)際工作中大量
關(guān)鍵字： FPGA 智能誤碼測(cè)試儀

基于DSP與FPGA的光柵地震檢波器的信號(hào)處理

基于DSP與FPGA的光柵地震檢波器的信號(hào)處理,0 引言
在石油地震勘探中，地震儀通過地震檢波器采集信號(hào)。地震檢波器是為了接收和記錄地震波而設(shè)計(jì)的一種精密的機(jī)械、電子組合裝置，是地震勘探數(shù)據(jù)采集中的重要環(huán)節(jié)，其性能好壞直接影響地震記錄質(zhì)量和地震
關(guān)鍵字：地震信號(hào)處理光柵 FPGA DSP 基于

采用StratixIVGTFPGA實(shí)現(xiàn)100G光傳送網(wǎng)

供應(yīng)商、企業(yè)以及服務(wù)提供商認(rèn)為100G系統(tǒng)最終會(huì)在市場(chǎng)上得到真正實(shí)施。推動(dòng)其實(shí)施的主要力量是用戶持續(xù)...
關(guān)鍵字： StratixIVGTFPGA FPGA 100G 光傳送網(wǎng)

基于ASIC+FPGA的IPv6路由器PoS接口設(shè)計(jì)

　　IP over SDH(PoS)技術(shù)是通過SDH提供的高速傳輸通道直接傳送IP分組,它位于數(shù)據(jù)傳輸骨干網(wǎng),使用點(diǎn)到點(diǎn)協(xié)議PPP將IP數(shù)據(jù)包映射到SDH幀上,按各次群相應(yīng)的線速率進(jìn)行連續(xù)傳輸,其網(wǎng)絡(luò)主要由大容量的高端路由器經(jīng)由高速光
關(guān)鍵字： ASIC FPGA IPv6 PoS

在FPGA上對(duì)OC8051IP核的修改與測(cè)試

引言
20世紀(jì)80年代初，Intel公司推出了MCS-51單片機(jī)，隨后Intel以專利轉(zhuǎn)讓的形式把8051內(nèi)核發(fā)布給許多半導(dǎo)體廠家，從而出現(xiàn)了許多與MCS-51系統(tǒng)兼容的產(chǎn)品。這些產(chǎn)品與MCS-51的系統(tǒng)結(jié)構(gòu)相同，采用CMOS工藝，因
關(guān)鍵字： FPGA 8051 OC IP

FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處...
關(guān)鍵字： FPGA ADSP TS201 總線接口設(shè)計(jì)

基于CPLD的高速存儲(chǔ)設(shè)計(jì)

O 引言
信息存儲(chǔ)是信息科學(xué)研究的重要內(nèi)容之一。在信號(hào)處理、智能儀器及工業(yè)自動(dòng)控制等領(lǐng)域都存在著信息存儲(chǔ)的內(nèi)容。隨著技術(shù)的不斷發(fā)展，對(duì)數(shù)據(jù)信息存儲(chǔ)的速度要求越來越高，因此，數(shù)據(jù)高速存儲(chǔ)在系統(tǒng)設(shè)計(jì)過程
關(guān)鍵字： CPLD 高速存儲(chǔ)

基于CycloneII系列FPGA的DDFS信號(hào)源實(shí)現(xiàn)

0 引言
在電子信息領(lǐng)域，函數(shù)發(fā)生器(信號(hào)源)是通用的設(shè)備。近年來電子信息技術(shù)的飛速發(fā)展，使得各領(lǐng)域?qū)π盘?hào)源的要求在不斷提高。不但要求其頻率穩(wěn)定度和準(zhǔn)確度高，要求頻率改變的方便性，而且還要求可以產(chǎn)生
關(guān)鍵字： CycloneII FPGA DDFS 信號(hào)源

直擴(kuò)OQPSK系統(tǒng)載波跟蹤的設(shè)計(jì)及FPGA實(shí)現(xiàn)

0 引言
載波同步是無線通信系統(tǒng)中一個(gè)重要的實(shí)際問題，是基帶信號(hào)處理的關(guān)鍵技術(shù)。導(dǎo)致載波頻率及相位不確定性的主要因素有：一是頻率源的漂移會(huì)引起載波頻率的漂移；二是電波傳輸?shù)臅r(shí)延會(huì)產(chǎn)生載波相位的偏移；
關(guān)鍵字： OQPSK FPGA 系統(tǒng) 載波

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)

基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì),0 引言
圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄，是以物理為載體，以介質(zhì)來記錄信息的一種形式。圖像信息是人類認(rèn)識(shí)世界的重要知識(shí)來源。據(jù)學(xué)者統(tǒng)計(jì)，人類所得的信息有80％以上是來自眼睛攝取的圖像
關(guān)鍵字：采集系統(tǒng) 設(shè)計(jì) 視頻實(shí)時(shí) DSP FPGA 基于

MCS-51單片機(jī)與FPGA接口的邏輯設(shè)計(jì)

0 引言
FPGA是一種新興的可編程邏輯器件，可以取代現(xiàn)有的全部微機(jī)接口芯片，實(shí)現(xiàn)微機(jī)系統(tǒng)中的存儲(chǔ)器、地址譯碼等多種功能，具有更高的密度、更快的工作速度和更大的編程靈活性，被廣泛應(yīng)用于各種電子類產(chǎn)品中
關(guān)鍵字：邏輯設(shè)計(jì) 接口 FPGA 單片機(jī) MCS-51

用FPGA實(shí)現(xiàn)DSP與液晶顯示器的快速接口

　　隨著器件集成工藝的發(fā)展和Soc器件的出現(xiàn),現(xiàn)在的數(shù)字系統(tǒng)正在越來越多地采用可編程器件設(shè)計(jì)。這樣,不僅開發(fā)周期短,而且在價(jià)格和使用難易度上也顯示了很大的優(yōu)勢(shì)。更為重要的是,還能利用器件的現(xiàn)場(chǎng)可編程特性,根據(jù)
關(guān)鍵字：快速接口液晶顯示 DSP 實(shí)現(xiàn) FPGA LCD

共7000條 366/467 |‹ « 364 365 366 367 368 369 370 371 372 373 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請(qǐng)問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測(cè)試讀??？
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();