<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/fpga

          CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

          基于FPGA的高速高精度頻率測量的研究

          • 本文介紹的測頻方法,不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局際,而且在整個(gè)測試頻段內(nèi)能夠保持高精度不變。
          • 關(guān)鍵字: FPGA  高精度  頻率  量的研究    

          CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

          • 采用VHDL語言設(shè)計(jì),用CPLD控制模/數(shù)轉(zhuǎn)換電路,完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn),具有容錯(cuò)和自檢能力。
          • 關(guān)鍵字: CPLD  多路  同步數(shù)據(jù)采集  系統(tǒng)    

          I2C器件接口IP核的CPLD設(shè)計(jì)

          • 根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn),在EDA軟件MaxplusII的環(huán)境下,利用AHDL語言,建立IP核。
          • 關(guān)鍵字: CPLD  I2C  器件  接口    

          PSD813F2在FPGA配置中的應(yīng)用

          • 可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后,簡化了單片機(jī)外圍電路的設(shè)計(jì),增加了系統(tǒng)的可靠性;利用PSD與單片機(jī)組成的系統(tǒng),通過計(jì)算機(jī)串口對FPGA進(jìn)行實(shí)時(shí)在線編程、仿真和配置。
          • 關(guān)鍵字: 813F  FPGA  PSD  813    

          用PowerPC860實(shí)現(xiàn)FPGA配置

          • 介紹如何用PowerPC860(MPC860)進(jìn)行FPGA(Xilinx的Virtex-II系列)的配置;給出進(jìn)行FPGA配置所需的詳細(xì)時(shí)序圖和原理圖。
          • 關(guān)鍵字: PowerPC  FPGA  860    

          利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)

          • 介紹基于現(xiàn)場可編程門陣列(FPGA),利用VHDL語言設(shè)計(jì)實(shí)現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲(chǔ)接口結(jié)構(gòu)和SDRAM控制狀態(tài)機(jī)的設(shè)計(jì)。
          • 關(guān)鍵字: SDRAM  FPGA  MMC    

          基于CPLD的高壓電力線FSK MODEM設(shè)計(jì)

          • 介紹應(yīng)用CPLD實(shí)現(xiàn)非標(biāo)準(zhǔn)的FSK MODEM的設(shè)計(jì)方法;探討如何優(yōu)化算法和改良電路來減少系統(tǒng)的誤碼率,并給出應(yīng)用電路。
          • 關(guān)鍵字: MODEM  設(shè)計(jì)  FSK  力線  CPLD  高壓電  基于  

          一種基于CPLD的PWM控制電路設(shè)計(jì)

          用TMS320LF2407和FPGA實(shí)現(xiàn)電能質(zhì)量監(jiān)測

          • 提出用TMS320LF2407和FPGA實(shí)現(xiàn)電能監(jiān)測的一種方案,闡述各模塊的設(shè)計(jì)和實(shí)現(xiàn)方法,本方案中,F(xiàn)PGA用于采樣16路交流信號并進(jìn)行64次諧波分析。
          • 關(guān)鍵字: 質(zhì)量  監(jiān)測  電能  實(shí)現(xiàn)  FPGA  TMS320LF2407  

          Vitex-4平臺(tái)FPGA

          •   Xilinx公司基于ASMBLTM(Advanced Silicon Modular Block)架構(gòu)最近推出第4代Virtex系列器件Vitex-4平臺(tái)FPGA,成為具有成本優(yōu)勢的ASIC和ASSP替代解決方案。 Vitex-4平臺(tái)FPGA   Vitex-4平臺(tái)FPGA系列(Vitex-4 LX、SX、FX)提供不同的內(nèi)核功能組合(見圖1)。邏輯、存儲(chǔ)器、并行和串行I/O、嵌入式處理器、高性能DSP、增強(qiáng)時(shí)鐘管理、硬IP、混合信號以及其他功能模塊的優(yōu)化組合使Vitex-4系列可以完美地滿足特定
          • 關(guān)鍵字: FPGA  嵌入式  

          博物館智能防盜保護(hù)器系統(tǒng)設(shè)計(jì)

          • 摘    要:本設(shè)計(jì)的目的是實(shí)現(xiàn)博物館藏品防盜和保護(hù)的智能化。以微處理器為核心,利用美國國家半導(dǎo)體的彩色圖像傳感器LM9628和溫度傳感器LM19進(jìn)行環(huán)境監(jiān)控,并控制報(bào)警系統(tǒng)和空調(diào)系統(tǒng)以及進(jìn)行圖像處理。關(guān)鍵詞:圖像傳感器;溫度傳感器;AVR單片機(jī);CPLD引言博物館內(nèi)的藏品常常受到人為盜竊的威脅,周圍環(huán)境的變化也會(huì)對其造成破壞,因此需要極為可靠的防盜系統(tǒng)及完善的空調(diào)系統(tǒng),本設(shè)計(jì)的目的就是實(shí)現(xiàn)對館藏品的智能化防盜和保護(hù)。博物館關(guān)閉時(shí)便可將此防盜保護(hù)器啟動(dòng),通過CMOS傳感器對博
          • 關(guān)鍵字: AVR單片機(jī)  CPLD  圖像傳感器  溫度傳感器  

          嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘    要:本文介紹了一種基于嵌入式微控制器MSP430構(gòu)建的嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案,在實(shí)現(xiàn)了網(wǎng)絡(luò)時(shí)鐘同步的基礎(chǔ)上又提供了方便易用的網(wǎng)絡(luò)管理接口。關(guān)鍵詞:同步時(shí)鐘;MSP430單片機(jī);數(shù)字鎖相環(huán);CPLD同步時(shí)鐘系統(tǒng)是同步設(shè)備中實(shí)現(xiàn)同步通信的核心,因此,要實(shí)現(xiàn)數(shù)字同步網(wǎng)的設(shè)備同步就要求同步時(shí)鐘系統(tǒng)一方面要能提供精確的定時(shí)同步,另一方面還要能方便實(shí)現(xiàn)網(wǎng)絡(luò)管理中心對同步時(shí)鐘的管理。本文詳細(xì)介紹了利用嵌入式微控制器MSP430單片機(jī)和數(shù)字鎖相環(huán)(DPLL)來實(shí)現(xiàn)嵌入式
          • 關(guān)鍵字: CPLD  MSP430單片機(jī)  數(shù)字鎖相環(huán)  同步時(shí)鐘  

          嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘    要:本文介紹了一種基于嵌入式微控制器MSP430構(gòu)建的嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案,在實(shí)現(xiàn)了網(wǎng)絡(luò)時(shí)鐘同步的基礎(chǔ)上又提供了方便易用的網(wǎng)絡(luò)管理接口。關(guān)鍵詞:同步時(shí)鐘;MSP430單片機(jī);數(shù)字鎖相環(huán);CPLD同步時(shí)鐘系統(tǒng)是同步設(shè)備中實(shí)現(xiàn)同步通信的核心,因此,要實(shí)現(xiàn)數(shù)字同步網(wǎng)的設(shè)備同步就要求同步時(shí)鐘系統(tǒng)一方面要能提供精確的定時(shí)同步,另一方面還要能方便實(shí)現(xiàn)網(wǎng)絡(luò)管理中心對同步時(shí)鐘的管理。本文詳細(xì)介紹了利用嵌入式微控制器MSP430單片機(jī)和數(shù)字鎖相環(huán)(DPLL)來實(shí)現(xiàn)嵌入式
          • 關(guān)鍵字: CPLD  MSP430單片機(jī)  數(shù)字鎖相環(huán)  同步時(shí)鐘  

          列車車載GPS智能里程表的網(wǎng)絡(luò)化設(shè)計(jì)

          • 摘    要:本文提出了采用基于GPS的行駛里程數(shù)據(jù)采集和通過網(wǎng)絡(luò)通信控制器WebChip進(jìn)行網(wǎng)絡(luò)化數(shù)據(jù)管理的智能里程表設(shè)計(jì),并給出了具體設(shè)計(jì)方案。關(guān)鍵詞:車輛管理;GPS;WebChip;CPLD引言在鐵路列車車輛管理過程中,對列車每一節(jié)車廂行駛里程的統(tǒng)計(jì),是對車廂進(jìn)行管理和維護(hù)的一個(gè)重要依據(jù)。因此,獲取精確的行駛里程對于鐵路系統(tǒng)的高效、安全運(yùn)營無疑是非常重要的。計(jì)算行駛里程的傳統(tǒng)方法:一種是靠人工估計(jì),費(fèi)時(shí)費(fèi)力且不夠準(zhǔn)確;另一種是通過計(jì)算列車車輪行駛的距離,這種方法操作復(fù)
          • 關(guān)鍵字: CPLD  GPS  WebChip  車輛管理  
          共6998條 464/467 |‹ « 458 459 460 461 462 463 464 465 466 467 »

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();