<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于FPGA的總線型LVDS通信系統(tǒng)設(shè)計(jì)

本文介紹一種基于總線型LVDS的通信系統(tǒng)方案，以及利用FPGA芯片實(shí)現(xiàn)系統(tǒng)核心模塊的設(shè)計(jì)方法。
關(guān)鍵字： FPGA LVDS 總線通信

用CPLD控制曼徹斯特編解碼器

討論如何使用CPLD實(shí)現(xiàn)單片機(jī)與曼徹斯特編解碼器的接口。
關(guān)鍵字： CPLD 曼徹斯特編解碼器

基于FPGA的多路模擬量、數(shù)字量采集與處理系統(tǒng)

提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案，分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。
關(guān)鍵字： FPGA 多路模擬量數(shù)字量采集

固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)

固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)。
關(guān)鍵字： FPGA FFT 幾何算法

CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

本文介紹一種利用CPLD器件實(shí)現(xiàn)的可編程的性能良好的IRIG-B碼源。
關(guān)鍵字： CPLD 器件系統(tǒng) 中的應(yīng)用

基于FPGA的高速高精度頻率測(cè)量的研究

本文介紹的測(cè)頻方法，不僅消除了直接測(cè)頻方法中對(duì)測(cè)量頻率需要采用分段測(cè)試的局際，而且在整個(gè)測(cè)試頻段內(nèi)能夠保持高精度不變。
關(guān)鍵字： FPGA 高精度頻率量的研究

CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

采用VHDL語言設(shè)計(jì)，用CPLD控制模/數(shù)轉(zhuǎn)換電路，完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn)，具有容錯(cuò)和自檢能力。
關(guān)鍵字： CPLD 多路同步數(shù)據(jù)采集系統(tǒng)

I2C器件接口IP核的CPLD設(shè)計(jì)

根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn)，在EDA軟件MaxplusII的環(huán)境下，利用AHDL語言，建立IP核。
關(guān)鍵字： CPLD I2C 器件接口

PSD813F2在FPGA配置中的應(yīng)用

可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后，簡(jiǎn)化了單片機(jī)外圍電路的設(shè)計(jì)，增加了系統(tǒng)的可靠性；利用PSD與單片機(jī)組成的系統(tǒng)，通過計(jì)算機(jī)串口對(duì)FPGA進(jìn)行實(shí)時(shí)在線編程、仿真和配置。
關(guān)鍵字： 813F FPGA PSD 813

用PowerPC860實(shí)現(xiàn)FPGA配置

介紹如何用PowerPC860（MPC860）進(jìn)行FPGA（Xilinx的Virtex-II系列）的配置；給出進(jìn)行FPGA配置所需的詳細(xì)時(shí)序圖和原理圖。
關(guān)鍵字： PowerPC FPGA 860

利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)

介紹基于現(xiàn)場(chǎng)可編程門陣列（FPGA），利用VHDL語言設(shè)計(jì)實(shí)現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲(chǔ)接口結(jié)構(gòu)和SDRAM控制狀態(tài)機(jī)的設(shè)計(jì)。
關(guān)鍵字： SDRAM FPGA MMC

基于CPLD的高壓電力線FSK MODEM設(shè)計(jì)

介紹應(yīng)用CPLD實(shí)現(xiàn)非標(biāo)準(zhǔn)的FSK MODEM的設(shè)計(jì)方法；探討如何優(yōu)化算法和改良電路來減少系統(tǒng)的誤碼率，并給出應(yīng)用電路。
關(guān)鍵字： MODEM 設(shè)計(jì) FSK 力線 CPLD 高壓電基于

一種基于CPLD的PWM控制電路設(shè)計(jì)

介紹了利用硬件描述語言VHDL設(shè)計(jì)的一種基于CPLD的PWM控制電路。
關(guān)鍵字：電路設(shè)計(jì) 控制 PWM CPLD 基于

用TMS320LF2407和FPGA實(shí)現(xiàn)電能質(zhì)量監(jiān)測(cè)

提出用TMS320LF2407和FPGA實(shí)現(xiàn)電能監(jiān)測(cè)的一種方案，闡述各模塊的設(shè)計(jì)和實(shí)現(xiàn)方法，本方案中，F(xiàn)PGA用于采樣16路交流信號(hào)并進(jìn)行64次諧波分析。
關(guān)鍵字：質(zhì)量監(jiān)測(cè) 電能實(shí)現(xiàn) FPGA TMS320LF2407

Vitex-4平臺(tái)FPGA

　　Xilinx公司基于ASMBLTM(Advanced Silicon Modular Block)架構(gòu)最近推出第4代Virtex系列器件Vitex-4平臺(tái)FPGA，成為具有成本優(yōu)勢(shì)的ASIC和ASSP替代解決方案。 Vitex-4平臺(tái)FPGA 　　Vitex-4平臺(tái)FPGA系列(Vitex-4 LX、SX、FX)提供不同的內(nèi)核功能組合(見圖1)。邏輯、存儲(chǔ)器、并行和串行I/O、嵌入式處理器、高性能DSP、增強(qiáng)時(shí)鐘管理、硬IP、混合信號(hào)以及其他功能模塊的優(yōu)化組合使Vitex-4系列可以完美地滿足特定
關(guān)鍵字： FPGA 嵌入式

共7002條 464/467 |‹ « 458 459 460 461 462 463 464 465 466 467 »

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請(qǐng)問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測(cè)試讀??？
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

如何使用FPGA和PCI總線實(shí)現(xiàn)天文圖像實(shí)時(shí)采集與處理系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();