cpld／ppga 文章進入cpld／ppga技術(shù)社區(qū)

基于CPLD內(nèi)部的反向器實現(xiàn)振蕩器應(yīng)用

　　摘要：使用CPLD內(nèi)部的資源施密特觸發(fā)器和反相器,只需外加一個RC就可以設(shè)計出一個穩(wěn)定的振蕩器，為CPLD或外圍器件提供時鐘源。靈活方便的設(shè)計及低成本的特性，使之具有很好的產(chǎn)品商業(yè)使用價值。　　關(guān)鍵字：CPLD;施密特觸發(fā)器;振蕩器　　前言　　電子技術(shù)的飛速發(fā)展，尤其是消費類電子產(chǎn)品在成本、產(chǎn)品功能及品質(zhì)的更高要求，使消費類電子產(chǎn)品的設(shè)計不是簡單地要求設(shè)計出來，而是要考慮低成本高品質(zhì)。 CPLD的成本低，占用PCB面積小，功耗低和靈活的后期可編程特性在嵌入式設(shè)計中得到越來越廣泛的應(yīng)用。
關(guān)鍵字： CPLD 施密特觸發(fā)器 201009

FPGA/CPLD狀態(tài)機的穩(wěn)定性設(shè)計,　　隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計,已經(jīng)無處不在.在FPGA/CPLD設(shè)計中,狀
關(guān)鍵字：設(shè)計穩(wěn)定性狀態(tài) FPGA/CPLD

為了提高數(shù)據(jù)采集卡的速度，同時降低成本，設(shè)計一種并行數(shù)據(jù)采集系統(tǒng)，要求并行采集速度大于10 Mb／s。整個系統(tǒng)由AVR與CPLD控制實現(xiàn)，通過MAXl308完成模數(shù)轉(zhuǎn)換，并設(shè)計搭建了其外圍電路。采用12路數(shù)據(jù)存儲模式存儲高速采集的數(shù)據(jù)。實驗依據(jù)存儲要求搭建硬件電路并調(diào)試，示波器顯示的波形結(jié)果8組脈沖序列完全對齊，沒有出現(xiàn)時序混亂，同時并行處理過程中不相互影響，實現(xiàn)了低成本高速多路采集的設(shè)計要求。
關(guān)鍵字： CPLD AVR 高速數(shù)據(jù) 采集系統(tǒng)

摘要：設(shè)計基于高速單片機C8051F120和CPLD的高精度大型望遠鏡的伺服控制器，由單片機實現(xiàn)閉環(huán)控制算法、上位機通信和LCD顯示控制，CPLD實現(xiàn)增量式編碼器計數(shù)、電機驅(qū)動波形發(fā)生以及I／O接口。該控制器可獨立進行電機
關(guān)鍵字：單片機 CPLD LCD

　　臭氧發(fā)生器供電電源是臭氧發(fā)生器的重要組成部分，供電電源的電壓、頻率和波形是影響臭氧發(fā)生器效率的重要因素。發(fā)生器的結(jié)構(gòu)、氣源和冷卻系統(tǒng)確定后，電源系統(tǒng)的性能與品質(zhì)就成為影響發(fā)生器效率的關(guān)鍵?！　? 系
關(guān)鍵字：軟硬件設(shè)計控制系統(tǒng) 電源 CPLD 臭氧基于

聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳...
關(guān)鍵字： CPLD FPGA 信號傳輸聲發(fā)射

為了實現(xiàn)實時便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場應(yīng)用，設(shè)計一種基于DSP C6416的實時數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進行處理邏輯和視頻同步控制，通過兩個雙端口RAM作為數(shù)據(jù)輸入和輸出的高速緩存，將DSP上的4個Bank信號中的8位和RAM的32位接口間進行數(shù)據(jù)轉(zhuǎn)換，并使用EDMA技術(shù)進行數(shù)據(jù)傳輸。系統(tǒng)工作時，通過對片內(nèi)Cache中數(shù)據(jù)區(qū)和程序區(qū)的合理分配，QDMA將于預(yù)處理處理數(shù)據(jù)讀入片內(nèi)，達到高速處理的目的。最后討論了使用內(nèi)聯(lián)函數(shù)和線性流水技術(shù)，加快算法軟件的執(zhí)行速度，實現(xiàn)高速實時圖像穩(wěn)定處理。
關(guān)鍵字： CPLD DSP 實時數(shù)字圖像

基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計,　　本文介紹的智能控制單元采用數(shù)字信號處理器(DSP)及嵌入式實時操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)計，而狀態(tài)量的采集和執(zhí)行信號輸出將由復(fù)雜可編程邏輯器(CPLD)完成，主要是基于CPLD內(nèi)部硬件電路結(jié)構(gòu)的可
關(guān)鍵字：單元設(shè)計智能控制斷路器 CPLD C/OS 基于

基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器,　　1 引言　　近年來,多電平變換器成為電力電子研究的熱點之一,它主要面向中壓大功率的應(yīng)用場合。目前,有三種基本的多電平變換器拓撲結(jié)構(gòu)[1]：①二極管箝位型;②飛跨電容型;③級聯(lián)型。　　幾種拓撲結(jié)構(gòu)各有其優(yōu)缺點
關(guān)鍵字： PWM 脈沖發(fā)生器變頻器電平 DSP CPLD 三相五基于

基于 CPLD EPM570T100C5的通用直流調(diào)速模塊設(shè)計,本文針對常見調(diào)速應(yīng)用，采用可控硅做為調(diào)速元件，采用EPM570T100C5設(shè)計和實現(xiàn)了一個通用直流調(diào)速模塊，為實現(xiàn)遠距離控制內(nèi)置了RS 485通信和簡單通信協(xié)議。采用EPM570T100C5作為控制核心，電路簡潔，輸出控制脈沖精確
關(guān)鍵字：調(diào)速模塊設(shè)計直流通用 CPLD EPM570T100C5 基于

基于CPLD器件設(shè)計的單穩(wěn)態(tài)電路,隨著電子技術(shù)特別是數(shù)字集成電路技術(shù)的迅猛發(fā)展，市面上出現(xiàn)了FPGA、CPLD等大規(guī)模數(shù)字集成電路，并且其工作速度和產(chǎn)品質(zhì)量不斷提高。利用大規(guī)模數(shù)字集成電路實現(xiàn)常規(guī)的單穩(wěn)態(tài)集成電路所實現(xiàn)的功能，容易滿足寬度、精
關(guān)鍵字：穩(wěn)態(tài) 電路設(shè)計器件 CPLD 基于