<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術?？堎|(zhì)版免費索閱看這里來這里瞧瞧NXP技術培訓視頻吧>> 為低頻開關應用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld-jtag接口

cpld-jtag接口文章進入cpld-jtag接口技術社區(qū)

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途，所以在設計FPGA電路之前，需要認真的閱讀相應FPGA的芯片手冊。
關鍵字： Cyclone Altera Flash FPGA CPLD SDRAM FPGA最小系統(tǒng)

基于SCF及CPLD的程控濾波電路設計

以MOS開關、電容器和運算放大器為核心的單片集成器件SCF，以其對截止頻率的精確控制，頻率響應特性可大范圍調(diào)節(jié)，編程控制簡單，有效解決了模擬濾波器的通帶調(diào)節(jié)問題，在濾波電路設計中得到廣泛應用。
關鍵字： SCF 程控濾波電路 CPLD

CPLD在無功補償控制儀鍵盤中的設計應用

本控制儀以單片機80c196kc為核心，集無功補償、電度量計量、電能質(zhì)量監(jiān)測及通信于一體，能實時顯示電網(wǎng)的各項參數(shù)，通過鍵盤可人工設定系統(tǒng)運行的參數(shù)。單片機外圍芯片PSD8XX及復雜可編程邏輯器件（CPLD）的使用不僅使系統(tǒng)的硬件電路簡化，而且使系統(tǒng)的性能提高。本文將討論用CPLD來實現(xiàn)控制儀的鍵盤系統(tǒng)，給出了硬件電路和軟件設計方法。
關鍵字：鍵盤擴展無功補償裝置 CPLD

基于CPLD及鎢錸熱電偶溫度傳感器的爆炸場溫度動態(tài)測試

為了測量爆炸場等惡劣環(huán)境下溫度的動態(tài)變化,分析炸藥或相關彈藥的爆炸參數(shù),設計了基于CPLD的低功耗溫度存儲式測試系統(tǒng);運用鎢錸熱電偶溫度傳感器匹配先進的電源管理模塊,并結合動態(tài)存儲測試技術,能夠應用于環(huán)境條件比較差的惡劣環(huán)境中,在可靠可信、微功耗的基礎上能得到較好的實驗數(shù)據(jù)。
關鍵字：時序仿真溫度測試 CPLD

基于ARM和CPLD的橫機機頭電路測試系統(tǒng)

為解決電腦橫機機頭控制系統(tǒng)信號的測試可靠性問題,基于低成本、高效率的考慮,研究設計了機頭控制系統(tǒng)電路板的批量測試系統(tǒng)。該系統(tǒng)采用TI公司的LM 3S5R31芯片作為系統(tǒng)的核心部分,通過CPLD進行I/O擴展及輔助控制,使得系統(tǒng)功能靈活強大。將同一信號通路中的前后級元件信號進行編碼,向待測板發(fā)送握手信號并使之發(fā)送反饋信號,該系統(tǒng)將反饋信號進行采樣并在程序中比較計算,制作了實物并進行了大量實驗。
關鍵字：故障測試 I/O擴展 CPLD

基于Verilog狀態(tài)機的PLC背板總線協(xié)議接口芯片設計

設計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細介紹了通過Verilog HDL語言設計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過程，25MHz下背板總線工作穩(wěn)定的試驗結果驗證了協(xié)議芯片設計的可行性。
關鍵字： VerilogHDL PLC背板 CPLD

基于DSP+CPLD的嵌入式車牌識別系統(tǒng)硬件電路設計

基于數(shù)字信號處理器(DSP)TMS320VC5416和復雜可編程邏輯器件(CPLD)的嵌入式車牌識別系統(tǒng)的硬件設計，利用視頻處理芯片SAA7111作為視頻A／D，在CPLD的控制下將采集到的圖像數(shù)據(jù)寫入幀存儲器中，DSP對圖像數(shù)據(jù)進行實時分析處理。采用“乒乓”存儲結構，實現(xiàn)了圖像數(shù)據(jù)的采集和處理的并行運行。識別結果通過串口傳到上位機或者保存在E2PROM中，實現(xiàn)了車牌識別系統(tǒng)脫機、聯(lián)機工作，在實時高速圖像處理系統(tǒng)中有廣泛的工程技術應用前景。
關鍵字：車牌識別系統(tǒng) 嵌入式 CPLD

基于CPLD的USB總線讀寫控制功能的實現(xiàn)

以CPLD作為主控芯片，設計了一種針對USB總線的數(shù)據(jù)讀寫控制器。u盤通過該控制器轉(zhuǎn)接到Pc機的USB接口，利用控制器對usB總線上的數(shù)據(jù)進行實時監(jiān)測分析，自動禁止Pc機上的文件數(shù)據(jù)輸出到U盤，同時不影響Pc機對u盤中文件的正常讀取。
關鍵字： USB接口讀寫控制器 CPLD

基于CPLD的PLC背板總線協(xié)議接口芯片的設計方案

設計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細介紹了通過Verilog HDL語言設計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過程，
關鍵字： PLC FIFO CPLD 總線協(xié)議

CPLD/FPGA在數(shù)字通信系統(tǒng)的應用

1 引言近年來，由于微電子學和計算機技術的迅速發(fā)展，給EDA技術行業(yè)帶來了巨大的變化。 HDL（hardware description language）硬件描述語言是一種描述電路行為的
關鍵字： Verilog CPLD FPGA HDL 漢明碼

基于CPLD的線陣CCD圖像采集系統(tǒng)

介紹了一種基于CPLD的圖像采集系統(tǒng),詳細論述了線陣CCD的驅(qū)動方法、圖像信號的處理與傳輸,并給出了測試結果。此系統(tǒng)很好地完成了高速運動狀態(tài)下的圖像采集工作。
關鍵字： CCD 圖像采集 CPLD

一種可靠的FPGA動態(tài)配置方法及實現(xiàn)

現(xiàn)場可編程邏輯門陣列（FPGA）在通信系統(tǒng)中的應用越來越廣泛。隨著通信系統(tǒng)的復雜化和功能多樣化,很多系統(tǒng)需要在不同時刻實現(xiàn)不同的功能,多數(shù)場合需要FPGA能夠支持在線動態(tài)配置;在某些安全領域,需要對FPGA程序進行加密存儲、動態(tài)升級。這里根據(jù)應用趨勢提出了一種基于CPU＋CPLD的可靠的FPGA動態(tài)加載方法。該方法具有靈活、安全、可靠的特點,在通信電子領域具有一定的參考價值。
關鍵字：動態(tài)配置 FPGA CPLD

基于CPLD的QWERTY鍵盤設計

文本信息用戶可能樂意以體積換取 QWERTY 鍵盤，因為文本輸入大為簡便了，而且兩個大拇指都可以用來輸入文本信息或數(shù)據(jù)。最近，有些手機生產(chǎn)商已經(jīng)推出了面向文本用戶的帶 QWERTY 鍵盤的手機。
關鍵字： QWERTY鍵盤 GPIO CPLD

基于CPLD的頻率響應特性測試卡設計

提出了一種基于CPLD的頻率響應特性測試卡設計方案,分析了DDS原理的CPLD實現(xiàn)方法,給出了數(shù)據(jù)處理算法流程,并進行了設計驗證實驗,結果表明在逐點單頻測試狀態(tài)下,相位和幅值測量與標準儀器相比相位差小于0.5°,幅值差小于0.1dB。
關鍵字：頻率響應 DDS原理 CPLD

基于CPLD的線陣CCD數(shù)據(jù)采集系統(tǒng)

本文結合實際應用需要，設計了基于復雜可編程邏輯器件(CPLD)的線陣CCD數(shù)據(jù)采集系統(tǒng)。著重介紹了數(shù)據(jù)采集的特點及該系統(tǒng)軟、硬件設計和最后的性能評價。
關鍵字：數(shù)據(jù)采集系統(tǒng) CCD CPLD

共781條 4/53 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

cpld-jtag接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。創(chuàng)建詞條

cpld-jtag接口電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設計詳解
采用CPLD電器定時開關控制系統(tǒng)電路
單片機驅(qū)動CPLD的PWM正弦信號發(fā)生器設計

cpld-jtag接口相關帖子

CPLD與FPGA之間通信
CPLD技術及其應用
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器
基于DSP+CPLD的斷路器智能控制單元設計

cpld-jtag接口資料下載

Altera FPGA_CPLD設計（實例源代碼）
Altera FPGA CPLD學習筆記
CPLD/FPGA的基本知識
PLDFPGA 結構與原理初步.pdf
CPLD技術及其應用.pdf
CPLD／FPGA高級應用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設計-基礎篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗，快來拿~

熱門主題

CPLD-JTAG接口樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();