<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> cpld-pci接口

          獨(dú)特的功能——只有MAX II CPLD能夠提供

          • MAX? II CPLD 體系結(jié)構(gòu)中兩個(gè)獨(dú)特的功能是其他 CPLD 所不具有的:內(nèi)部振蕩器和 8 Kbits 非易失用戶閃存 ( 請(qǐng)參考圖 1) 。
          • 關(guān)鍵字: MAX?II  體系結(jié)構(gòu)  CPLD  獨(dú)特功能  

          FPGA系列相關(guān)圖書介紹

          使用MAX II CPLD 作為模擬鍵盤編碼器

          • CPLD 最常見的應(yīng)用是鍵盤編碼器。處理器、ASSP 或者ASIC 一般無(wú)法提供足夠的引腳來(lái)實(shí)現(xiàn)鍵盤功能。I/O 擴(kuò)展是CPLD 很普通的功能,使處理器采用很少的I/O 便可以解碼規(guī)模較大的鍵盤。雖然MAX? 和MAX? II 等CPLD 可以提供足夠的低成本I/O,但是在鍵盤解碼時(shí)沒(méi)有必要為每一開關(guān)提供一個(gè)I/O。采用較少的連線進(jìn)行鍵盤解碼的優(yōu)點(diǎn)在于減少了鍵盤到主電路板的走線數(shù)量,降低了鍵盤區(qū)開關(guān)矩陣的復(fù)雜度。本應(yīng)用筆記解釋怎樣利用MAX II 器件資源來(lái)解碼只有兩個(gè)I/O 和一個(gè)GND 引腳的大規(guī)模開
          • 關(guān)鍵字: MAXII  模擬鍵盤  CPLD  編碼器  

          低功耗MAX II CPLD

          • Altera 的 MAX? II CPLD 系列自從推出以來(lái),在低功耗應(yīng)用上大展身手,特別是新的零功耗 MAX IIZ ,它的動(dòng)態(tài)功耗和待機(jī)功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ,在 CPLD 業(yè)界實(shí)現(xiàn)了最低的靜態(tài)和動(dòng)態(tài)功耗。 Altera? CPLD 能夠幫助您提高性能,同時(shí)降低功耗。
          • 關(guān)鍵字: Altera  低功耗  MAXII  CPLD  

          CPLD MAX II低成本架構(gòu)

          • 基于極具突破性的新型CPLD架構(gòu),MAX? II器件重新定義了CPLD的價(jià)值定位。傳統(tǒng)意義上,CPLD由基于宏單元的邏輯陣列塊(LAB)和特定的全局布線矩陣組成。對(duì)于基于宏單元的構(gòu)架,隨著邏輯密度的增加,布線區(qū)域呈指數(shù)性增長(zhǎng),因此當(dāng)密度大于512宏單元時(shí),該架構(gòu)不具有高效的可升級(jí)性。
          • 關(guān)鍵字: 架構(gòu)  CPLD  Max  

          MAX II CPLD應(yīng)用手冊(cè)

          • 無(wú)論是設(shè)計(jì)通信、消費(fèi)、計(jì)算機(jī)或工業(yè)應(yīng)用,MAX?II器件都能夠?yàn)槌杀竞凸β适芟薜目刂仆ǖ缿?yīng)用提供所需的功能。MAX II更低的價(jià)格,更低的功率和更大的容量使其成為復(fù)雜控制應(yīng)用的理想方案,包括以往不可能在CPLD中實(shí)現(xiàn)的新應(yīng)用。MAX II器件采用了全新 CPLD體系結(jié)構(gòu),比以往的MAX器件有重大改進(jìn)。
          • 關(guān)鍵字: 應(yīng)用手冊(cè)  CPLD  

          基于CPLD/FPGA的出租車計(jì)費(fèi)系統(tǒng)

          • 介紹了出租車計(jì)費(fèi)器系統(tǒng)的組成及工作原理,簡(jiǎn)述了在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過(guò)程。論述了車型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊、譯碼動(dòng)態(tài)掃描模塊等的設(shè)計(jì)方法與技巧。
          • 關(guān)鍵字: CPLD/PPGA  硬件描述語(yǔ)言  出租車計(jì)費(fèi)器  MAX+PLUS軟件  數(shù)字系統(tǒng)  

          用MAX+PLUSⅡ開發(fā)Altera CPLD

          • 介紹利用MAX+PLUSⅡ軟件對(duì)Altera公司的CPLD進(jìn)行圖形設(shè)計(jì)、編譯以及在系統(tǒng)編程的基本方法和步驟。
          • 關(guān)鍵字: PlusⅡ軟件  CPLD  在線編程  Max  

          CPLD芯片選型(四)

          • 目前,世界上兩大可編程邏輯芯片制造廠商Lattice、Vantis 強(qiáng)強(qiáng)聯(lián)手,其ispLSI 系列和MACH 系列CPLD 產(chǎn)品具有集成度高、速度快、可靠性強(qiáng)等特點(diǎn),代表著該領(lǐng)域的很高水平,并且有著豐富的軟件支持,是可編程器件的首選產(chǎn)品之一。
          • 關(guān)鍵字: 可編程邏輯  Lattice  Vantis  CPLD  MACH系列  ispLSI系列  

          CPLD芯片選型(三)

          • Xilinx CoolRunner 系列CPLD器件分CoolRunner-Ⅱ系列和CoolRunner XPLA 3系列器件。1999年8月,Xilinx收購(gòu)了Philips的CoolRunner生產(chǎn)線并開始提供XPLA(eXtenden Programmable Logic Array,加強(qiáng)型可編程邏輯陣列)系列器件
          • 關(guān)鍵字: Xilinx  CoolRunner  CPLD  

          CPLD芯片選型(二)

          • Xilinx CPLD 器件可使用 Foundation 或 ISE 開發(fā)軟件進(jìn)行開發(fā)設(shè)計(jì),也可使用專門針對(duì) CPLD 器件的 Webpack 開發(fā)軟件進(jìn)行設(shè)計(jì)。XC9500系列器件分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件3種類型,XC9500系列可提供從最簡(jiǎn)單的PAL綜合設(shè)計(jì)到最先進(jìn)的實(shí)時(shí)硬件現(xiàn)場(chǎng)升級(jí)的全套解決方案。
          • 關(guān)鍵字: Xilinx  XC9500  CPLD  

          CPLD芯片選型(一)

          • 經(jīng)過(guò)幾十年的發(fā)展,全球各大開發(fā)商和供貨商都開發(fā)出了多種可編程邏輯器件 . 比較典型的就是 Xilinx 公司的 FPGA 器件和 Altera 公司的 CPLD 器件系列,他們開發(fā)較早,占有大部分市場(chǎng)?在歐洲用 Xilinx 的人多,而 Altera 公司占有日本和亞太地區(qū)的大部分市場(chǎng),在美國(guó)則是平分秋色。
          • 關(guān)鍵字: Xilinx  Altera  芯片  選型  CPLD  

          FPGA/CPLD 的設(shè)計(jì)思想與技巧

          • FPGA/CPLD 的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題,由于篇幅所限,本文僅介紹一些常用的設(shè)計(jì)思想與技巧,包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意,如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作,將取得事半功倍的效果!
          • 關(guān)鍵字: 設(shè)計(jì)思想  FPGA  CPLD  

          CPLD/FPGA技術(shù)及電子設(shè)計(jì)自動(dòng)化

          • 電子設(shè)計(jì)自動(dòng)化(EDA)的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的,其特點(diǎn)是具有用戶可編程的特性。利用PLD/FPGA,電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室中設(shè)計(jì)出專用IC,實(shí)現(xiàn)系統(tǒng)的集成,從而大大縮短了產(chǎn)品開發(fā)、上市的時(shí)間,降低了開發(fā)成本。此外,CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性,使硬件的功能可象軟件一樣通過(guò)編程來(lái)修改,不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便,而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
          • 關(guān)鍵字: 可編程邏輯器件  FPGA  CPLD  電子設(shè)計(jì)  靈活性  

          基于CPLD的電子存包系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 近年來(lái),隨著信息科技的發(fā)展,電子存包系統(tǒng)由于其安全性高、可靠性高、方便快捷等特點(diǎn),在車站碼頭、超市、圖書館、賓館、游泳館、俱樂(lè)部等公共場(chǎng)所及機(jī)關(guān)、企事業(yè)單位文件檔案管理等部門得到了廣泛的應(yīng)用,有著廣闊的市場(chǎng)前景。
          • 關(guān)鍵字: CPLD  
          共788條 3/53 « 1 2 3 4 5 6 7 8 9 10 » ›|

          cpld-pci接口介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條cpld-pci接口!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-pci接口的理解,并與今后在此搜索cpld-pci接口的朋友們分享。    創(chuàng)建詞條

          熱門主題

          CPLD-PCI接口    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();