<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> cpld-pci接口

          利用異步采樣電路提高SRAM工藝FPGA的設(shè)計(jì)安全性

          • 隨著FPGA的容量、性能以及可靠性的提高及其在消費(fèi)電子、汽車(chē)電子等領(lǐng)域的大規(guī)模應(yīng)用,F(xiàn)PGA設(shè)計(jì)的安全性問(wèn)題越來(lái)越引起人們的關(guān)注。相比其他工藝FPGA而言,處于主流地位的SRAM工藝FPGA有一些優(yōu)勢(shì),但是由于SRAM的易失
          • 關(guān)鍵字: SRAM工藝  CPLD  異步采樣電路  

          使用 CPLD 實(shí)現(xiàn) QWERTY 鍵盤(pán)

          • 隨著手機(jī)及其他便攜手持裝置的功能不斷增加,設(shè)計(jì)的取舍平衡亦日趨精細(xì)。文本信息與網(wǎng)絡(luò)瀏覽等流行功能都要求更多的數(shù)據(jù)輸入,而這對(duì)于傳統(tǒng)的雙音多頻 ( DTMF) (0-9, #, *) 鍵盤(pán)會(huì)比較困難。使用這種鍵盤(pán)要求多端數(shù)
          • 關(guān)鍵字: CPLD  QWERTY 鍵盤(pán)  便攜手持裝置  

          CPLD實(shí)現(xiàn)GPIB控制器的設(shè)計(jì)

          • 作者:魏金成 牟濤1. 引言:1.1用 CPLD 實(shí)現(xiàn) GPIB 控制芯片的意義綜觀現(xiàn)今市場(chǎng)上的測(cè)試儀器,不難發(fā)現(xiàn) GPIB總線(xiàn)有重要的作用,在研制臺(tái)式測(cè)試儀器的時(shí)候,客戶(hù)幾乎均要求具備 GPIB接口??墒窃趯?shí)際研發(fā)過(guò)程中,卻發(fā)
          • 關(guān)鍵字: GPIB  CPLD  三線(xiàn)掛鉤  三態(tài)總線(xiàn)  VHDL  

          FPGA與CPLD的概念及其區(qū)別

          • 一、FPGA與CPLD的基本概念1.CPLDCPLD主要是由可編程邏輯宏單元(LMC,Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成,其中LMC邏輯結(jié)構(gòu)較復(fù)雜,并具有復(fù)雜的I/O單元互連結(jié)構(gòu),可由用戶(hù)根據(jù)需要生成特定的電路結(jié)
          • 關(guān)鍵字: FPGA    CPLD  

          CPLD DDS正交信號(hào)源濾波器

          • 桂林電子科技大學(xué) 韓劍 李德明 馮雪1 引言由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn),且設(shè)計(jì)復(fù)雜,這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器,以單片機(jī)和
          • 關(guān)鍵字: CPLD  DDS  單片機(jī)  

          CPLD電梯運(yùn)行控制器VHDL

          • 西安航空職業(yè)技術(shù)學(xué)院 李軍法1 引言隨著社會(huì)的發(fā)展。使用電梯越來(lái)越普遍,已從原來(lái)只在商業(yè)大廈、賓館過(guò)渡到在辦公室、居民樓等多種建筑中,并且對(duì)電梯功能的要求也不斷提高,其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的
          • 關(guān)鍵字: CPLD  電梯  運(yùn)行控制器  VHDL  

          基于脈沖信號(hào)源的CPLD方法實(shí)現(xiàn)

          • 單片機(jī)產(chǎn)生的脈沖信號(hào)源由于是靠軟件實(shí)現(xiàn)的,所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號(hào)源,脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過(guò)I/O板卡設(shè)置,
          • 關(guān)鍵字: 脈沖信號(hào)源  CPLD  單片機(jī)  

          基于CPLD的CCD信號(hào)發(fā)生器的研究

          • 1、引言CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來(lái)的新型半導(dǎo)體器件。目前CCD作為光電傳感器由于其具有體積小、重量輕、功耗小、工作電壓低和抗燒毀 等優(yōu)點(diǎn)以及在分辨率、動(dòng)態(tài)范圍、靈敏度
          • 關(guān)鍵字: CPLD  CCD  信號(hào)發(fā)生器  

          DSP與CPLD的輸電線(xiàn)路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)

          • 1 概 述輸電線(xiàn)路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行,輸電線(xiàn)路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線(xiàn)路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地運(yùn)行,
          • 關(guān)鍵字: DSP  CPLD  輸電線(xiàn)路  氣象監(jiān)測(cè)  

          基于CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

          • 引言隨著電子技術(shù)的發(fā)展,對(duì)遙測(cè)信號(hào)的幀結(jié)構(gòu)的可編程度、集成度的要求越來(lái)越高,用于時(shí)間統(tǒng)一系統(tǒng)的B碼源的設(shè)計(jì)也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場(chǎng)試驗(yàn)任務(wù)的要求,我們采用Altera的CPLD器件,將用于產(chǎn)生B碼的各種
          • 關(guān)鍵字: CPLD  時(shí)間統(tǒng)一系統(tǒng)  IRIG-B碼  

          基于嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

          • 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一,已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi),集成有DRAM RCU單元,即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)生
          • 關(guān)鍵字: 嵌入式系統(tǒng)  DRAM控制器  CPLD  

          FPGA與CPLD的辨別和分類(lèi)

          • FPGA與CPLD的辨別和分類(lèi)主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類(lèi)方法是:將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱(chēng)為CPLD,如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
          • 關(guān)鍵字: FPGA  CPLD  辨識(shí)  

          基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)

          • 杜志傳,鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
          • 關(guān)鍵字: VHDL  CPLD/FPGA  電路設(shè)計(jì)  優(yōu)化  

          用于VHDL的DRAM控制器設(shè)計(jì)

          • 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一,已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi),集成有DRAM RCU單元,即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)
          • 關(guān)鍵字: 80C186XL    CPLD    DRAM控制器    VHDL  

          PLD將憑借高效低耗挑戰(zhàn)消費(fèi)電子領(lǐng)域

          • 可編程邏輯器件(PLD)的兩種主要類(lèi)型是現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會(huì)提供的數(shù)據(jù),PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長(zhǎng)最快的領(lǐng)域之一,高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)準(zhǔn)單元技術(shù)制
          • 關(guān)鍵字: PLD  FPGA  CPLD  
          共788條 8/53 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

          cpld-pci接口介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條cpld-pci接口!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-pci接口的理解,并與今后在此搜索cpld-pci接口的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();