cpld-pci接口文章進(jìn)入cpld-pci接口技術(shù)社區(qū)

基于CPLD／FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)CMI碼的特性，介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼，在Max+PlusⅡ開發(fā)平臺(tái)上使用VHDL編程實(shí)現(xiàn)CMI編碼，并得到仿真波形。實(shí)驗(yàn)結(jié)果表明，這種編程思路簡(jiǎn)單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下，分別對(duì)“O”，“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。
關(guān)鍵字： CPLD FPGA CMI 編碼

本文介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測(cè)電路.該檢測(cè)電路以高性能CPLD(MAX7128)為核心,實(shí)現(xiàn)了對(duì)壓電生物傳感器10MHz高頻信號(hào)的測(cè)量與采集,以及所采集的頻率數(shù)據(jù)動(dòng)態(tài)、實(shí)時(shí)顯示以及頻率數(shù)據(jù)串行通信等功能.該電路體積小、集成度高,具有可靠性高、實(shí)時(shí)性高的特點(diǎn).此外該系統(tǒng)還可以通過RS-232串行接口與計(jì)算機(jī)連接進(jìn)行數(shù)據(jù)傳輸和數(shù)據(jù)存儲(chǔ)及分析.詳細(xì)闡明了系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)以及系統(tǒng)硬件部分的實(shí)現(xiàn),并給出了CPLD內(nèi)核仿真結(jié)果和數(shù)據(jù)采集軟件實(shí)測(cè)頻率曲線.
關(guān)鍵字：檢測(cè) 電路設(shè)計(jì) 傳感器生物 CPLD 壓電基于功率模塊

電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描...
關(guān)鍵字： CPLD FPGA Flash RAM EDA VHDL

在數(shù)字電路設(shè)計(jì)中，當(dāng)需要將一輸入的窄脈沖信號(hào)展寬成具有一定寬度和精度的寬脈沖信號(hào)時(shí)，往往很快就想到利...
關(guān)鍵字： FPGA CPLD 寬脈沖信號(hào) ISP

0引言在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無法適應(yīng)高速數(shù)據(jù)傳...
關(guān)鍵字： FPGA EP2SGX PCI接口雷達(dá) 數(shù)據(jù)處理

引言隨著大規(guī)模集成電路的快速發(fā)展，系統(tǒng)設(shè)計(jì)已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉(zhuǎn)向提高資源利用率，...
關(guān)鍵字： FPGA VC++ DSP CPCI CPLD

CPLD設(shè)計(jì)的CCD信號(hào)發(fā)生器技術(shù),本文設(shè)計(jì)了一種基于CPLD的可編程高精度CCD信號(hào)發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號(hào)，輸出信號(hào)頻率達(dá)到1IMHZ。1 引言

CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來
關(guān)鍵字：技術(shù) 信號(hào)發(fā)生器 CCD 設(shè)計(jì) CPLD

CPLD設(shè)計(jì)的驅(qū)動(dòng)數(shù)碼顯示電路案例,顯示原理：
八段數(shù)碼顯示管如圖1.1 所示，八段數(shù)碼管每一段為一發(fā)光二極管，共有a～g 以及小數(shù)點(diǎn)dp 八個(gè)發(fā)光二極管。將八段數(shù)碼管中的每個(gè)二極管的陰極并聯(lián)在一起，組成公共陰極端。這樣把共陰極管腳接地，此時(shí)
關(guān)鍵字：電路案例顯示數(shù)碼設(shè)計(jì) 驅(qū)動(dòng) CPLD

CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來的，具有...
關(guān)鍵字： CPLD DSP 人機(jī)接口模塊

0引言硬件描述語(yǔ)言(HDL)是相對(duì)于一般的計(jì)算機(jī)軟件語(yǔ)言如C，Pascal而言的。HDL是用于設(shè)計(jì)硬件電子系...
關(guān)鍵字： VHDL FPGA CPLD 可變速彩燈控制器

常用FPGA/CPLD四種設(shè)計(jì)技巧,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
關(guān)鍵字：技巧設(shè)計(jì) FPGA/CPLD 常用

分析了I2C串行總線的數(shù)據(jù)傳輸機(jī)制，用VHDL設(shè)計(jì)了串行總線控制電路，其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進(jìn)行了前仿真和調(diào)試,并在Xilinx ISE 7.1i開發(fā)環(huán)境下進(jìn)行了綜合、后仿真和CPLD器件下載測(cè)試。結(jié)果表明實(shí)現(xiàn)了I2C串行總線協(xié)議的要求。
關(guān)鍵字：控制器設(shè)計(jì) 實(shí)現(xiàn) 總線串行 VHDL/CPLD I2C 基于

數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CP
關(guān)鍵字： FPGA CPLD ADC 數(shù)字邏輯