cpld-pci接口文章進(jìn)入cpld-pci接口技術(shù)社區(qū)

基于CPLD的高速存儲(chǔ)設(shè)計(jì)

O 引言
信息存儲(chǔ)是信息科學(xué)研究的重要內(nèi)容之一。在信號(hào)處理、智能儀器及工業(yè)自動(dòng)控制等領(lǐng)域都存在著信息存儲(chǔ)的內(nèi)容。隨著技術(shù)的不斷發(fā)展，對(duì)數(shù)據(jù)信息存儲(chǔ)的速度要求越來(lái)越高，因此，數(shù)據(jù)高速存儲(chǔ)在系統(tǒng)設(shè)計(jì)過(guò)程
關(guān)鍵字： CPLD 高速存儲(chǔ)

0 引言
在光伏并網(wǎng)系統(tǒng)的逆變器電路中，對(duì)電網(wǎng)電壓的鎖相是一項(xiàng)關(guān)鍵技術(shù)。由于電力系統(tǒng)在工作時(shí)會(huì)產(chǎn)生較大的電磁干擾，因此，其簡(jiǎn)單的鎖相方法很容易受到干擾而失鎖，從而導(dǎo)致系統(tǒng)無(wú)法正常運(yùn)行。在這種情況下
關(guān)鍵字： CPLD 光伏逆變器保護(hù) 電路設(shè)計(jì)

ILGOO系列低功耗FPGA產(chǎn)品Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計(jì)中替代ASIC...
關(guān)鍵字：便攜式產(chǎn)品 CPLD 低功耗 FPGA ILGOO

0 引言
隨著我國(guó)經(jīng)濟(jì)的快速發(fā)展，車輛擁有量也隨之急劇增加，再加上人口數(shù)量的膨脹，城市的交通擁擠問(wèn)題變得日益突出。如何使交通燈的控制更加合理，使現(xiàn)有的交通資源發(fā)揮更大的效益，已經(jīng)成為城市管理者和科
關(guān)鍵字：設(shè)計(jì) 控制系統(tǒng) 交通 CPLD 基于 CPLD

引言分頻器在CPLD/FPGA設(shè)計(jì)中使用頻率比較高,盡管目前大部分設(shè)計(jì)中采用芯片廠家集成的鎖相環(huán)資源 ,但是對(duì)于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場(chǎng)合卻往往不能滿足要求。
關(guān)鍵字： CPLD FPGA 多功能分頻器

　LED點(diǎn)陣顯示屏是顯示公共信息的一種重要顯示終端，其中大屏幕LED點(diǎn)陣顯示屏在許多場(chǎng)合得以應(yīng)用。大屏幕顯示所采用的技術(shù)比中小屏幕顯示難度更大，因?yàn)槠淦聊淮?、LED點(diǎn)數(shù)多，要求在極短的時(shí)間內(nèi)刷新每個(gè)點(diǎn)，使得其掃
關(guān)鍵字： Embedded System CPLD LED

目前高頻感應(yīng)加熱電源的輸出功率調(diào)整主要是通過(guò)改變逆變器的輸出頻率或改變逆變器的輸入直流電壓方式來(lái)實(shí)現(xiàn)的，這種方法開關(guān)損耗大。該設(shè)計(jì)采用CPLD實(shí)現(xiàn)一種脈沖均勻密度的功率調(diào)節(jié)式100 kHz串聯(lián)諧振逆變電源，在逆變橋進(jìn)行功率調(diào)節(jié)，彌補(bǔ)了這一缺點(diǎn)。以往脈沖密度調(diào)節(jié)方式的實(shí)現(xiàn)主要通過(guò)計(jì)數(shù)器等模擬電路實(shí)現(xiàn)，該設(shè)計(jì)采用CPLD實(shí)現(xiàn)，具有控制電路簡(jiǎn)單，可靠性高等優(yōu)點(diǎn)。在此介紹了脈沖均勻調(diào)制的原理及其CPLD的設(shè)計(jì)實(shí)現(xiàn)，給出了CPLD程序模塊圖以及仿真波形和試驗(yàn)結(jié)果，證明了本設(shè)計(jì)的可行性。
關(guān)鍵字：調(diào)節(jié) 高頻逆變電源功率密度 CPLD 脈沖基于

0 引言
航天工程領(lǐng)域中，星地通訊等遠(yuǎn)距離遙測(cè)遙控是嵌入式衛(wèi)星數(shù)管計(jì)算機(jī)重要功能之一，利用三線制同步串行遙測(cè)遙控通道對(duì)指令和數(shù)據(jù)進(jìn)行收發(fā)操作是通信鏈路的重要環(huán)節(jié)。
目前許多處理器芯片都已集成了
關(guān)鍵字：接口設(shè)計(jì) 控制器通信同步串行三線 PLD CPLD FPGA

　　Altera公司今天宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設(shè)計(jì)方面，業(yè)界性能和效能最好的軟件。與以前的軟件版本相比，Quartus II軟件9.1新特性和增強(qiáng)功能將編譯時(shí)間縮短了20%，編譯時(shí)間比競(jìng)爭(zhēng)高密度40-nm和65-nm設(shè)計(jì)仍然快2到3倍。軟件新特性是快速重新編譯，對(duì)于較小的設(shè)計(jì)改動(dòng)，這一特性大大縮短了編譯時(shí)間，而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。　　Quar
關(guān)鍵字： Altera Quartus CPLD FPGA HardCopy

　　Altera公司今天宣布，提供工業(yè)級(jí)溫度范圍以及功耗更低的MAX IIZ器件，從而進(jìn)一步增強(qiáng)了MAX II® CPLD系列。MAX IIZ CPLD完美的結(jié)合了邏輯密度、I/O和小外形封裝，靜態(tài)功耗降低了55%，非常適合低成本和低功耗應(yīng)用。這些新功能拓展了MAX IIZ CPLD的市場(chǎng)應(yīng)用，例如工業(yè)、計(jì)算機(jī)和辦公自動(dòng)化、醫(yī)療和消費(fèi)類等領(lǐng)域。　　Altera公司器件產(chǎn)品市場(chǎng)資深總監(jiān)Luanne Schirrmeister評(píng)論說(shuō)：“Altera第一次在市場(chǎng)上推出MAX IIZ CP
關(guān)鍵字： Altera CPLD MAX IIZ

0引言隨著電子技術(shù)、計(jì)算機(jī)技術(shù)和EDA技術(shù)的不斷發(fā)展，利用FPGA／CPLD進(jìn)行數(shù)字系統(tǒng)的開發(fā)已被廣泛應(yīng)...
關(guān)鍵字： VHDL CPLD 可變模計(jì)數(shù)器

基于ARM和CPLD的溫度控制器的設(shè)計(jì),1 引言
隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，在日常生活和生產(chǎn)中，人們要求更精確測(cè)量和控制溫度等模擬物理量，不僅滿足工業(yè)現(xiàn)場(chǎng)實(shí)時(shí)監(jiān)控，上位PC機(jī)遙觀、遙測(cè)和遙控等，而且要求連-接互聯(lián)網(wǎng)，以實(shí)現(xiàn)遠(yuǎn)程監(jiān)控和訪問(wèn)數(shù)字化
關(guān)鍵字：設(shè)計(jì) 溫度控制 CPLD ARM 基于 ARM