ddr-sdram 文章進(jìn)入ddr-sdram技術(shù)社區(qū)

端接DDR DRAM的電源電路

DDR（雙數(shù)據(jù)速率）DRAM應(yīng)用于工作站和服務(wù)器的高速存儲(chǔ)系統(tǒng)中。存儲(chǔ)器IC采用1.8V或2.5V電源電壓，并需要等于電源電壓一半的基準(zhǔn)電壓（VREF＝VDD/2）。此外，各邏輯輸出端都接一只電阻器，等于并跟蹤VREF的終端電壓VTT。在保持VTT=VREF+0.04V的同時(shí)，必須提供源流或吸收電流。圖1所示電路可為1.8V和2.5V兩種存儲(chǔ)器系統(tǒng)提供終端電壓，并可輸出高達(dá)6A的電流。IC1有一個(gè)降壓控制器和2個(gè)線性穩(wěn)壓控制器。IC1在輸入電壓為4.5～28V下工作。
關(guān)鍵字：電源電路 DDR DRAM 存儲(chǔ)器

介紹了SDRAM的特點(diǎn)和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法，使用該方法實(shí)現(xiàn)的控制器可非常方便地對(duì)SDRAM進(jìn)行控制。
關(guān)鍵字： Verilog SDRAM FPGA 控制器

摘要：本文對(duì)高速、高精度大容量數(shù)據(jù)采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論，詳細(xì)介紹了基于FPGA的SDRAM控制器的設(shè)計(jì)、命令組合以及設(shè)計(jì)仿真時(shí)序，并將該技術(shù)應(yīng)用于基于PCI總線的100MHz單通道 AD9432高速大容量數(shù)據(jù)采集板卡，最后給出了板卡測(cè)試結(jié)果。關(guān)鍵詞：SDRAM；FPGA；AD9432 引言高速數(shù)據(jù)采集具有系統(tǒng)數(shù)據(jù)吞吐率高的特點(diǎn)，要求系統(tǒng)在短時(shí)間內(nèi)能夠傳輸并存儲(chǔ)采集結(jié)果。因此，采集數(shù)據(jù)的快速存儲(chǔ)能力和容量是制約加快系統(tǒng)速度和容許采集時(shí)間的主要因素之一。通常用于數(shù)據(jù)采
關(guān)鍵字： AD9432 FPGA SDRAM 存儲(chǔ)器

摘要：本文在簡(jiǎn)要介紹SyncFlash(同步Flash)存儲(chǔ)器的基礎(chǔ)上，著重?cái)⑹隽薙yncFlash在基于ARM體系微處理器的嵌入式系統(tǒng)中的應(yīng)用，并介紹了采用SyncFlash設(shè)計(jì)嵌入系統(tǒng)的優(yōu)勢(shì)。關(guān)鍵詞：SyncFlash；SDRAM；ARM微處理器；嵌入式系統(tǒng) 隨著嵌入式處理器的迅速發(fā)展，32位RISC處理器的應(yīng)用越來(lái)越廣泛，許多基于ARM核的微處理器都集成了SDRAM控制器。應(yīng)用系統(tǒng)中一般都是采用SDRAM存儲(chǔ)器作內(nèi)存、NOR Flash作程序存儲(chǔ)
關(guān)鍵字： ARM微處理器 SDRAM SyncFlash 嵌入式系統(tǒng) 存儲(chǔ)器

摘要：本文提出了一種在MPEG-4 SP級(jí)解碼器中的SDRAM接口設(shè)計(jì)，并巧妙地利用了一種新穎的填充方法,使得程序執(zhí)行的效率大幅度提高。關(guān)鍵詞：SDRAM；MPEG-4；填充引言圖像處理系統(tǒng)都需要用到容量大、讀寫速度高的存儲(chǔ)介質(zhì)。SRAM操作簡(jiǎn)單，但其昂貴的價(jià)格會(huì)使產(chǎn)品成本上升。相比較而言，SDRAM的控制較RAM復(fù)雜，但具有價(jià)格便宜、體積小、速度快、功耗低等優(yōu)點(diǎn),所以從降低成本的角度出發(fā)，本文采用SDRAM實(shí)現(xiàn)MPEG-4 SP(Simple Profile)級(jí)解
關(guān)鍵字： MPEG-4 SDRAM 填充存儲(chǔ)器

電子系統(tǒng)設(shè)計(jì)師很少考慮他們下一個(gè)設(shè)計(jì)中元器件的成本，而更關(guān)注它們能夠達(dá)到的最高性能。
關(guān)鍵字： DDR 存儲(chǔ)器接口設(shè)計(jì)

介紹基于現(xiàn)場(chǎng)可編程門陣列（FPGA），利用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲(chǔ)接口結(jié)構(gòu)和SDRAM控制狀態(tài)機(jī)的設(shè)計(jì)。
關(guān)鍵字： SDRAM FPGA MMC

本設(shè)計(jì)介紹了一種應(yīng)用于DDR內(nèi)存系統(tǒng)的獨(dú)特、低成本的電源電路。常規(guī)DDR內(nèi)存系統(tǒng)包括一個(gè)雙反向轉(zhuǎn)換器和一個(gè)輸出參考電壓。與常規(guī)設(shè)計(jì)不同，本文用線性調(diào)節(jié)器代替反向轉(zhuǎn)換器，見圖1，具有消除PWM轉(zhuǎn)換器開關(guān)噪聲的優(yōu)點(diǎn)。DDR內(nèi)存系統(tǒng)要求穩(wěn)定的2.5V主電源(VDD)、端電壓(VTT)和參考電壓(VREF)，其中VDD、VTT可引出和吸收電流，，這些要求給電源設(shè)計(jì)者帶來(lái)新挑戰(zhàn)。本電路中，低壓同步反向器產(chǎn)生8A，2.5V的主電源VDD輸出，VTT和VREF通過(guò)運(yùn)放的線性調(diào)節(jié)設(shè)計(jì)實(shí)現(xiàn)。電路專門為低功耗DDR系統(tǒng)(如p
關(guān)鍵字： DDR 存儲(chǔ)器

　　1999年2月23日，上海華虹NEC電子有限公司建成試投片，工藝技術(shù)檔次從計(jì)劃中的0.5微米提升到了0.35微米，主導(dǎo)產(chǎn)品64M同步動(dòng)態(tài)存儲(chǔ)器(S-DRAM)。這條生產(chǎn)線的建-成投產(chǎn)標(biāo)志著我國(guó)從此有了自己的深亞微米超大規(guī)模集成電路芯片生產(chǎn)線。
關(guān)鍵字：華虹NEC SDRAM